| 例文 |
parallel dataの部分一致の例文一覧と使い方
該当件数 : 2850件
To reduce influence which a parallel channel with a low gain exerts to an entire FEC block in a transmission method using a Vertical Encoding method distributing one FEC block data to a plurality of parallel channels to be transmitted.例文帳に追加
1つのFECブロックデータを複数の並列チャネルに振り分けて伝送するVertical Encoding法を用いた伝送方式において、利得の低い並列チャネルがFECブロック全体に与える影響を軽減する。 - 特許庁
A reference line stop part stops the movement of each reference line SL1 when each reference line SL1 moved in parallel by the parallel movement part crosses an image GT1 related to binary image data.例文帳に追加
基準線停止部は、平行移動部により平行移動された各基準線SL1が2値画像データに係る画像GT1と交差した場合に各基準線SL1の移動を停止させる。 - 特許庁
Also, a symbol in a range having interference of serial symbol data is converted into a parallel symbol by a serial/parallel converter 4, and applied to the ROM as an intermediate address AM, and a waveform area corresponding to a pattern column is selected.例文帳に追加
またシリアルなシンボルデータの干渉を与える範囲のシンボルがシリアル/パラレル変換器4でパラレル化され、中間アドレスAMとしてROMへ与えられ、パターン列対応の波形エリアが選択される。 - 特許庁
To provide a signal transmission apparatus capable of transmitting a plurality of data through one signal line without the need for both parallel-serial conversion at a transmission section and serial-parallel conversion at a reception section.例文帳に追加
送信部でのパラレル−シリアル変換及び受信部でのシリアル−パラレル変換をそれぞれ行うことなく、1本の信号線で複数のデータを伝送することができる信号伝送装置を得る。 - 特許庁
When the header information analyzing unit 104 discriminates that the parallel decoding is possible, the three decoding units, that is, the S, R, C pass decoding unit 12S, the R pass decoding unit 12R and the C pass decoding unit 12C decode data of the respective passes in parallel.例文帳に追加
並列復号化が可能と判定した場合、S、R、C復号部12S、R復号部12R、およびC復号部12Cの3つの復号部で並列にそれぞれのパスのデータを復号する。 - 特許庁
To provide a parallel sort device for operating the transfer of data between sort/merge on a main storage device, and for realizing the parallel execution of sort processing during the reading of an input file.例文帳に追加
ソートとマージ間でのデータの受け渡しを主記憶領域上で行うことができ、また、入力ファイルの読み込み処理中もソート処理の並列実行が可能な並列ソート装置を提供する。 - 特許庁
A parallel process determination part 104 determines whether to process two blocks in parallel or to process a single block based on the statistical information and the information generated by the significant data position information generating part 105.例文帳に追加
並列処理判定部104は、統計情報と、有意データ位置情報生成部105で生成された情報に基づき、2つのブロックを並列に処理するか、1つのブロックを処理するかを決定する。 - 特許庁
The synchronization between the plurality of parallel pixel signals output by the plurality of serial-parallel converters 112, 114 is adjusted (116) and multi-level image data corresponding to the plurality of pixel signals are output.例文帳に追加
こうして複数のシリアルパラレル変換器112,114から出力される複数のパラレルの画素信号の同期を調整して(116)、複数の画素信号に対応する多値画像データを出力する。 - 特許庁
Data are stored in a memory so that each line of a reference image memory can be folded so that the reading data width can be reduced, and that multiple reference data necessary for a parallel matching operation can be simultaneously read.例文帳に追加
参照画像メモリの各行を折り畳む形でデータをメモリ内に格納することにより、読み出しデータ幅を稼ぎ、並列マッチング演算に必要な複数の参照データを同時に読み出すことを可能にする。 - 特許庁
In a control part 41 of a digital still camera 40A, a plurality of partial data are provided by dividing image data, and these data are transmitted in parallel to plural receivers 20 through wireless communication by plural communication parts 42.例文帳に追加
デジタルスチルカメラ40Aの制御部41において画像データを分割して複数の部分データを得て、それらを複数の通信部42によって、複数の受信器20に無線通信によりパラレル送信する。 - 特許庁
A start/stop bit detecting circuit 3 detects the bit position right after character data t3 as a stop bit t2 and outputs it to a serial-parallel converting circuit 4 successively to the character data t3 when the data are '0'.例文帳に追加
スタート/ストップビット検出回路3は、ストップビットt2として、キャラクタデータt3直後のビット位置を検出し、そのデータが“0”である場合には、キャラクタデータt3に続けてシリアル/パラレル変換回路4に出力する。 - 特許庁
The driver control means 20 further compares the present data with the data two cycle previous; and when the data are identical, a rate in improvement of the driving capability can be reduced, without having to operate a part of the plurality of parallel drivers.例文帳に追加
ドライバ制御手段20は、さらに現在のデータを2サイクル前のデータと比較して、同じであるなら複数の並列ドライバの一部を動作させずに、駆動能力の増大の割合を低くすることができる。 - 特許庁
To provide an integrated circuit which performs parallel-serial conversion of data and outputs the data in a simple constitution, regardless of whether the number of pieces of data outputted in response to one command is 2^N or not.例文帳に追加
1つのコマンドに応答して出力されるデータが2^N個の場合と2^N個でない場合との何れの場合でも、簡単な構成でデータを並列−直列変換して出力する集積回路を提供する。 - 特許庁
To provide a parallel data processing apparatus for conquering a problem that, when it is necessary for a system to process a plurality of relatively small data item groups, the processing becomes inefficient in an SIMD (Single Instruction Multiple Data) architecture.例文帳に追加
SIMDアーキテクチャは、システムが多数の相対的に小さいデータ項目グループを処理しなければならないときには非効率となる問題を克服する並列データ処理装置を提供することを目的とする。 - 特許庁
When a scanner 1 is to perform main scanning for original reading, parallel with image data processing by means of a data processing part 4, a histogram concerning the gradation of image data is prepared by a histogram preparing part 31.例文帳に追加
スキャナ1により原稿読取のための本スキャンを行うときに、データ処理部4による画像データ処理と並行して、ヒストグラム作成部31によって、画像データの階調に関するヒストグラムを作成する。 - 特許庁
A protocol conversion module 50 communicates with a first functional module by parallel data transfer and with a second functional module by serial data transfer to relay data exchange between the first and second functional modules.例文帳に追加
プロトコル変換モジュール50は、パラレルデータ転送によって第1機能モジュールと、シリアルデータ転送によって第2機能モジュールとそれぞれ交信し、第1、第2両機能モジュール相互間のデータ交換を中継する。 - 特許庁
When it is decided that the data transfer mode is a high-speed first transfer mode, the clock generation part 38 omits reduction control of a frequency of the operation clock of the parallel data processing part 34 and the serial data processing part 32.例文帳に追加
クロック生成部38は、データ転送モードが高速な第1の転送モードであると判断されたとき、シリアルデータ処理部32及びパラレルデータ処理部34の動作クロックの周波数の低減制御を省略する。 - 特許庁
To provide an arithmetic processing circuit capable of processing input data consisting of plural component data in parallel by using a computing element for w-bit width without using a specific arithmetic circuit capable of computing each component data.例文帳に追加
成分データ毎の演算が可能な特別な演算回路を用いることなく、複数の成分データからなる入力データをWビット幅の演算器を用いて並列的に処理できる演算処理回路を提供する。 - 特許庁
In a memory system wherein plural pieces of memory modules are arranged in parallel, the module data wiring of each memory module are connected in series, and individual module data wiring do not form branch wiring to the data bus on a mother board of the memory system.例文帳に追加
複数個のメモリモジュールを並列させたメモリシステムでは各メモリモジュールのモジュールデータ配線が一連に接続され、個々のモジュールデータ配線は、メモリシステムのマザーボード上のデータバスに対する分岐配線を構成しない。 - 特許庁
A magnification processing circuit 44 generates magnified image data by magnifying the reduced image data 32a stored in the buffer memory 27 to the size of the source image data 31 in parallel with predetermined image processing by an image processing section 24.例文帳に追加
拡大処理回路44は、画像処理部24の所定の画像処理に並行して、バッファメモリ27に記憶された縮小画像データ32aを原画像データ31のサイズに拡大して拡大画像データを生成する。 - 特許庁
The correction data memory 3 reads out the written-in correction data Dc based on a read-out area selection signal Rr and a read-out address designation signal Ar, and outputs it to a correction data interpolation circuit 5 in parallel.例文帳に追加
補正用データメモリ3は、読み出し領域選択信号Rrおよび読み出しアドレス指定信号Arに基づいて、書き込まれた補正用データDcを読み出し、補正用データ補間回路5に並列で出力する。 - 特許庁
A code buffer write part 72 reads code data from the temporary buffer group 50 and writes, to a memory 20, code data corresponding to a plurality of data blocks from a write start position calculated by the code buffer write part 72 in parallel.例文帳に追加
符号バッファ書込部72はテンポラリバッファ群50から符号データを読み出し、符号バッファ書込部72で計算した書込開始位置から複数のデータブロックに対応する符号データを並列してメモリ20へ書き込む。 - 特許庁
To efficiently plot dot data between a plotting device and an image memory by reading data and writing the modified data in parallel between the image memory and the plotting device with a simple configuration.例文帳に追加
簡単な構成で、画像メモリと描画装置との間のデータ読み出しとモディファイデータの書き込みとを並行処理して、描画装置と画像メモリとの間におけるドットデータの描画処理を効率良く行うことである。 - 特許庁
The basic application data transmission unit transmits basic application data of predetermined types and predetermined number of bits, as the base of application data that determines a necessary part of a driving signal to be applied to the element, in parallel.例文帳に追加
基印加データ送信部は、素子へ印加される駆動信号の必要部分を定めるための印加データの基となる基印加データであって、所定種類かつ所定ビット数の基印加データをパラレル送信する。 - 特許庁
The decode processing consists of a sequential processing comprising conditional judgment mainly with respect to the data stream and a routine processing decoding compressed video data except a header analysis of the compressed video data that is conducted in parallel with the sequential processing.例文帳に追加
デコード処理は、データストリームに対して、条件判断を主とする逐次処理と、圧縮映像データのヘッダ解析を除く圧縮映像データのデコードを逐次処理と並行して行う定型処理とからなる。 - 特許庁
Thereby, for example, addition processing of two pieces of data held in a prescribed register of the register part and data transfer processing between the register part and the data RAM can be processed in parallel by the main-system instruction.例文帳に追加
これにより、例えば、主系統命令によって、レジスタ部の所定のレジスタに保持されている2つのデータを加算処理と、レジスタ部とデータRAMとの間のデータ転送処理とを並列処理することが可能となる。 - 特許庁
The terminal devices make accesses to other terminal devices, download the performance data stored in the respective terminal devices in parallel, store the data in a buffer 12 and meanwhile a reproducing section 15 streaming reproduces the performance data.例文帳に追加
端末装置は、他の端末装置にアクセスしてそれぞれの端末装置が記憶している演奏データを並行してダウンロードしてバッファ12に記憶しつつ、再生部15がこの演奏データをストリーミング再生する。 - 特許庁
The sequence control part 3 sets readout sequences of the data by the temporary storage parts 2 so that the data output parts 7 corresponding to the transfer destinations of the respective data read out of the respective temporary storage parts 2 in parallel are different from one another.例文帳に追加
順序制御部3は、各一時保存部2から並列に読み出される各データの転送先に対応するデータ出力部7が互いに異なるように、一時保存部2毎にデータの読み出し順を設定する。 - 特許庁
The basic application data transmission part transmits, in parallel to one another, basic application data used as a base of application data for defining a necessary part of the drive signal applied to the element and each having a predetermined type and a predetermined number of bits.例文帳に追加
基印加データ送信部は、素子へ印加される駆動信号の必要部分を定めるための印加データの基となる基印加データであって、所定種類かつ所定ビット数の基印加データをパラレル送信する。 - 特許庁
The data storage capacitor of each memory cell in the edge memory blocks is connected to two data storage capacitors in parallel to each other, and the shape and the size of these two capacitors are the same as those of the data storage capacitor used in each memory cell in the central side memory blocks.例文帳に追加
エッジに位置したメモリセル内のデータストレージキャパシタは隣接した中央側メモリブロックの各メモリセル内に用いられるデータストレージキャパシタの形態と大きさの2つのデータストレージキャパシタに平行に接続される。 - 特許庁
To provide a parallel program generating method for generating parallel programs by automatically dividing data at high speed and automatically determining the division of the remaining data for a sequential program wherein the division of some data is already specified by a user while satisfying the specification.例文帳に追加
高速に自動データ分割を行うと共に、一部のデータに対する分割がユーザによって既に指定されている逐次プログラムに対して、それを満たしつつ残りのデータの分割を自動的に決定することによって並列プログラムを生成する並列プログラム生成方法、プログラム、情報処理装置を提供する。 - 特許庁
The CLAD device is provided with a single storage means 16 that stores data of a plurality of ports of a CBR interface and with a conversion means 18 that converts a discontinuous parallel data by each port read in time division from the storage means 16 into parallel data corresponding to each bit stream from each port of the CBR interface.例文帳に追加
CBRインタフェースの複数ポートのデータを記憶する単一の記憶手段16と、記憶手段16から時分割で読み出されたポート毎の非連続のパラレルデータを、CBRインタフェースの各ポートが各ビット列に対応するパラレルデータに変換する変換手段18とを備えたCLAD装置。 - 特許庁
In this case, the plurality of printers are allowed to print in parallel by dividedly outputting one print data to the plurality of selected printers, and the plurality of printers are respectively allowed to print the same print data in parallel by outputting the same print data to the plurality of respective selected printers.例文帳に追加
この際、選択した複数のプリンタへ一つの印刷データを分割して出力することにより、複数のプリンタに並列的にプリントさせ、また選択した複数のプリンタそれぞれへ同一の印刷データを出力することにより、同一の印刷データを複数のプリンタそれぞれに並列的にプリントさせる。 - 特許庁
An exclusive OR circuit 18 for receiving an output PN pattern signal (PNSCR) from a scramble pattern generating circuit 14 descrambles received data (RXD), a 1-bit error correction circuit 26 applies CRC error correction processing to the descrambled and parallel-converted data, and data (P_DATASEC) in 160 bits subjected to scramble processing are fed to a parallel exclusive OR (EXOR) circuit 40.例文帳に追加
受信データ(RXD)がスクランブルパターン発生回路14からの出力PNパターン信号(PNSCR)が入力される排他的論理和回路18にてスクランブル解除され、これをパラレル化したデータが1ビット誤り訂正回路26にてCRC誤り訂正処理されて、スクランブル処理が施されている160ビットのデータ(P_DATASEC)が並列排他論理和(EXOR)回路40に供給される。 - 特許庁
Frame side IC boards 602-605 with serial-parallel conversion ICs 611-615 placed on them respectively are installed on the side of the game frame and serial data are converted into parallel data to be supplied to respective lamps 281a-281l, 282a-282f and 283a-283f on the game frame.例文帳に追加
また、遊技枠側にはシリアル−パラレル変換IC611〜615を搭載した枠側IC基板602〜605が設けられ、シリアルデータをパラレルデータに変換して遊技枠上の各ランプ281a〜281l,282a〜282f,283a〜283fに供給する。 - 特許庁
Also, frame side IC boards 602-605 loaded with serial-parallel conversion ICs 611-615 are provided on the side of the game frame, and the serial data are converted to the parallel data and supplied to respective lamps 281a-281l, 282a-282f and 283a-283f on the game frame.例文帳に追加
また、遊技枠側にはシリアル−パラレル変換IC611〜615を搭載した枠側IC基板602〜605が設けられ、シリアルデータをパラレルデータに変換して遊技枠上の各ランプ281a〜281l,282a〜282f,283a〜283fに供給する。 - 特許庁
Based on the print data and the stop pulse data output in parallel from the serial parallel converting circuit 12, the print pulse and the stop pulse of the fire signal are alternatively output and impressed on each channel of a printhead 21 as pulse pressure from a driver circuit 15.例文帳に追加
シリアルパラレル変換回路12からパラレル出力された印字データとストップパルスデータとにもとづいて、ファイア信号の印字パルスとストップパルスとが選択的に出力され、ドライバ回路15によりパルス電圧として印字ヘッド21の各チャンネルに印加される。 - 特許庁
Frame-side IC boards 602-605, on which serial-parallel conversion ICs 611-615 are mounted, are mounted on the game frame side to convert the serial data to parallel data to be fed to lamps 281a-281l, 282a-282f and 283a-283f on the game frame.例文帳に追加
また、遊技枠側にはシリアル−パラレル変換IC611〜615を搭載した枠側IC基板602〜605が設けられ、シリアルデータをパラレルデータに変換して遊技枠上の各ランプ281a〜281l,282a〜282f,283a〜283fに供給する。 - 特許庁
Also, a serial/parallel interface circuit 7 is provided with an ECC check bit detection and correction function and a reception side interface function to parallel data and performs error detection and error correction by detecting the ECC check bit of the address, of the data and of the command.例文帳に追加
また、シリアル・パラレルインタフェース回路7は、ECCチェックビット検出および訂正機能と、パラレルデータへの受信側インタフェース機能とを有し、アドレス、データおよびコマンドのECCチェックビット検出を行うことによりエラー検出を行うと共にエラー訂正を行う。 - 特許庁
Also, frame-side IC substrates 602 to 605 for mounting serial-parallel conversion ICs 611 to 615 are provided at the side of the game frame, and serial data are converted into parallel data and are supplied to respective lamps 281a to 281l, 282a to 282f, 283a to 283f.例文帳に追加
また、遊技枠側にはシリアル−パラレル変換IC611〜615を搭載した枠側IC基板602〜605が設けられ、シリアルデータをパラレルデータに変換して遊技枠上の各ランプ281a〜281l,282a〜282f,283a〜283fに供給する。 - 特許庁
In the parallel operation, a plurality of processing means conducts, in parallel, processings for determining reflection intensity as to respective meshed areas, as to the respective electric signals detected in parallel, based on one time-directional data out of the electric signals detected in parallel, using a stored ultrasonic propagation time.例文帳に追加
並列演算においては、複数の処理手段が、格納された超音波伝播時間を用いて、並列的に検出された電気信号のうちのひとつの時間方向データから、メッシュ化された領域それぞれについて反射強度を確定する処理を、並列的に検出された電気信号おのおのについて互いに並列的に行なう。 - 特許庁
When the plurality of jobs to be executed in parallel are specified, the determination unit 26 determines that the parallel execution is possible on condition that the jobs to be executed in parallel access different storage areas respectively, or even when the jobs to be executed in parallel access the same storage area, there is only one job which changes the stored data in the storage area.例文帳に追加
判定部26は、並列実行すべき複数のジョブが指定された場合、並列実行対象のジョブがそれぞれ異なる記憶領域へアクセスするとき、もしくは、並列実行対象のジョブが同じ記憶領域へアクセスしても、その記憶領域の格納データを変化させるジョブが1つであるとき、並列実行可能と判定する。 - 特許庁
The data driven type processor can, therefore, divide the operations between the multiple-precision data into multiple independent operation elements intended for single-precision data and can execute all operations as to the pieces of single-precision data obtained by the division simultaneously in parallel.例文帳に追加
したがって、データ駆動型処理装置においては、多倍精度データ同士の演算を単精度データを対象とする独立な複数の演算要素に分割できて、分割により得られた各単精度データについての演算をすべて同時並列に実行できる。 - 特許庁
When images to be combined are inputted, distance data provided for a pixel of each image data are sorted in parallel with respect to pixel data of the same coordinate of a plurality of images, and a far/near relation is examined, and an order relation of input image data is obtained.例文帳に追加
合成対象の画像を入力すると、それら各画像データの画素ごとに備える距離データを複数画像の同一座標の画素データについて並列にソートして、遠近関係が調べられ、入力画像データの順序関係として求められる。 - 特許庁
Data lines crossing the gate lines and having source electrodes and drain electrodes separated from the data lines are formed at the upper part of the gate insulating film and conductor bodies for shielding light are formed to be parallel to the data lines in same layer as the data lines and the drain electrodes.例文帳に追加
ゲート絶縁膜上部には、ゲート線と交差してソース電極を有するデータ線とデータ線と分離されているドレイン電極とが形成され、データ線及びドレイン電極と同一層には、光遮断用導電体が、データ線と平行に形成されている。 - 特許庁
Through the configuration, either of the protocol processing means 25, 26 is selected based on data transferred with transmission data and in the case of sending much continuous data such as dynamic images in parallel with conventional data communication, the protocol exclusive processing means 26 is used.例文帳に追加
この構成により、送信するデータによって転送するデータによりプロトコル処理手段25、26を選択し、通常のデータ通信をしながら、並行して動画のような大量の連続データを送信する際にはプロトコル専用処理手段26を用いる。 - 特許庁
An A/D converter 18 converts an analog audio signal from a microphone 4 or the like into digital data, an S/P.format conversion section 19 applies serial/parallel conversion to the digital data and converts the format of the digital data into a USB format, adds a synchronous flag to the data, which are sequentially stored in an FIFO 20.例文帳に追加
マイク4等からのアナログオーディオ信号は、A/D変換器18でディジタルデータに変換され、S/P・フォーマット変換部19でシリアル/パラレル変換されると共に、USBフォーマットに変換され、且つ同期フラグを付加してFIFO20に順次格納される。 - 特許庁
A terminal for sequentially transmitting a plurality of data is equipped with: an FIFO (first-in-first-out) memory 43 for reading and writing data in parallel; a CPU (central processing unit) 30 for receiving data given from a host system in order and outputting the received data; and a FIFO access part 44.例文帳に追加
複数個のデータを順番に送信する端末は、データの読出と書込を並行して行なうFIFOメモリ43と、ホストシステムから順番に従って与えられるデータを受理し、受理したデータを出力するCPU30と、FIFOアクセス部44とを備える。 - 特許庁
A viewer 203 and a renderer 204 read and display the header data to render a table of contents, and a data controller 201 and a cache controller 202 pre-fetch the text data corresponding to the header data read in parallel with the rendering of the table of contents.例文帳に追加
そして、見出しデータを読み出すと共に表示して目次を描画するビューア203及びレンダラー204、目次の描画と並行し、読み出された見出しデータに対応する本文データを先読みするデータコントローラ201及びキャッシュコントローラ202を設ける。 - 特許庁
When the data, such as pitches and velocities, are inputted from the automatic playing data, the animations of the player for playing the musical tones are formed by combining the polygon data 130 in accordance with the playing action data 131 and are displayed in parallel with the automatic playing.例文帳に追加
自動演奏データから音高やベロシティなどのデータが入力されたとき、その楽音を演奏するための演奏者のアニメーションを、上記演奏動作データに基づいて上記ポリゴンデータを組み合わせることによって作成し、自動演奏と並行して表示する。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|