「parallel input」に関連した英語例文の一覧と使い方(14ページ目) - Weblio英語例文検索

In this parallel gear head wherein axes of an input shaft and the output shaft of the last steps are parallel, a hollow shaft 102 having a hollow part for inserting a driven shaft is used as the output shaft, and a side of an axial direction L4 of the hollow part 102a is bottomed.例文帳に追加

入力軸と最終段の出力軸の軸線とが平行する平行ギヤヘッドにおいて、前記出力軸として被駆動軸を挿入するための中空部を有するホローシャフト１０２を用いると共に、該中空部１０２ａの軸線方向Ｌ４の一方側を有底とした。 - 特許庁

The laminated low-pass filter 1 includes: inductors 11, 12 connected in series and provided between an input terminal 2 and an output terminal 3; a capacitor 16 connected in parallel with the inductor 11; a capacitor 17 connected in parallel with the inductor 12; capacitors 13, 14, 15; and inductors 6, 7, 8.例文帳に追加

積層型ローパスフィルタ１は、直列に接続されて、入力端子２と出力端子３の間に設けられたインダクタ１１，１２と、インダクタ１１に並列に接続されたキャパシタ１６と、インダクタ１２に並列に接続されたキャパシタ１７と、キャパシタ１３，１４，１５と、インダクタ６，７，８を備えている。 - 特許庁

A capacity connection plug terminal is structured by capacity-connecting at least a pair of plug terminals 8A, 8C of the plug part 4 side in parallel, and also, a capacity connection jack terminal is structured by capacity-connecting at least a pair of jack terminals 9A, 9C of the input-output terminal part 6 side in parallel.例文帳に追加

プラグ部４側の少なくとも一対のプラグ端子８Ａ、８Ｃを並列に容量接続して容量接続プラグ端子を構成するとともに、入出力端子部６側の少なくとも一対のジャック端子９Ａ、９Ｃを並列に容量接続して容量接続ジャック端子を構成する。 - 特許庁

The multiple ear-microphone comprises a plurality of bodies 5a and 5b of the ear microphone, a plug 2 to be plugged into a speech input/ output terminal 6a of a mobile telephone 6, and a parallel connecting section 3 which is connected to the plug 2 via a cord 1 and branches a signal line of the cord 1 into a plurality of parallel lines.例文帳に追加

複数のイヤマイクロホン本体５ａ，５ｂと、携帯電話機６の音声入出力端子６ａに差し込むプラグ２と、このプラグ２にコード１を介して接続すると共に、このコード１の信号ラインを並列に複数分岐する並列接続部３とを備える。 - 特許庁

The snubber circuit in the power unit equipped with the power unit with a standby power reduction circuit is constituted of at least capacitors and two parallel resistors as a parallel circuit, and equipped with a switch which is turned off by a standby mode input signal connected in series with one of the resistors.例文帳に追加

本発明の待機電力低減回路付き電源装置におけるスナバ回路は、少なくともコンデンサーと二つの並列抵抗とを並列回路として構成し、そのうちの一方の抵抗と直列に接続された待機モード投入信号によりオフとなるスイッチを備えている。 - 特許庁

A capacitance C2 and a high resistor R2 are connected in parallel to a feedback route that connects an inverted input terminal of an operational amplifier 28 connected to the other terminal of Cm and an output terminal, and a diode D2 is connected to C2 and R2 in parallel and in the direction of being a forward direction bias when starting charging.例文帳に追加

また、Ｃmの他方端子に接続されるオペアンプ２８の反転入力端子と出力端子とを結ぶ帰還経路に、容量Ｃ2、高抵抗Ｒ2を並列に接続すると共に、これらＣ2及びＲ2に並列、かつ充電開始時にて順方向バイアスとなる向きにダイオードＤ2を接続する。 - 特許庁

A CMOS operational amplifier 100 has a structure in which a first amplifier circuit part APA and a second amplifier circuit part APB are connected in parallel between a first input terminal Ti1, a second input terminal Ti2, and an output terminal Tout.例文帳に追加

ＣＭＯＳ演算増幅器１００は、第１の増幅回路部ＡＰＡと、第２の増幅回路部ＡＰＢが第１の入力端子Ｔｉ１及び第２の入力端子Ｔｉ２と、出力端子Ｔｏｕｔとの間に、並列に接続された構成を有している。 - 特許庁

The parallel pattern 18 output from the memory 13 is input into a shift register 15, and the pattern input to the shift register 15 is allowed to be output from the shift register 15 as a serial pattern 15 by a clock signal 20 output from a clock generating circuit 14.例文帳に追加

メモリ１３から出力されたパラレルパターン１８はシフトレジスタ１５に入力され、シフトレジスタ１５に入力されたパターンはクロック発生回路１４から出力されたクロック信号２０によりシリアルパターン１９としてシフトレジスタ１５から出力することができる。 - 特許庁

The circuit unit 201 has a first diode D_1 and a second diode D_2 connected between a pad input terminal 210 and an input voltage terminal VDD in such a manner that first diode and the second diode are connected in an anti-parallel with each other.例文帳に追加

第１ダイオード保護回路部２０１はパッド入力端子２１０と入力電圧端子Ｖ_ＤＤ間に接続された第１ダイオードＤ_１及び第２ダイオードＤ_２を含み、第１ダイオード及び第２ダイオードは互いに反対方向に並列に接続される。 - 特許庁

Each input sides of first and second DC-DC converters 3 and 5 are mutually connected in parallel, and a DC voltage Vin appearing across the terminals of an input smoothing capacitor 1 is converted into DC voltages V01 and V02 with mutually different voltage values.例文帳に追加

第１及び第２のＤＣーＤＣコンバータ３、５のそれぞれは入力側が互いに並列に接続され、入力平滑コンデンサ１の端子間に現れる直流電圧Ｖｉｎ、を互いに電圧値の異なる直流電圧Ｖ０１、Ｖ０２に変換して出力する。 - 特許庁

At least partial data buses of plural parallel data busses of an interface circuit 14 are selectively conducted by a byte length set signal by means of an input/output pass selector 24, whereby the number of bytes of the input/output data busses of the interface circuit is controlled to a desired byte length.例文帳に追加

入出力バス選択器２４によりインタフェース回路１４の複数並列のデータバスのうち少なくとも一部のデータバスをバイト長設定信号により選択的に導通し、インターフェイス回路の入出力データバスのバイト数を所望のバイト長とする。 - 特許庁

The photo coupler circuit is equipped with the photo coupler P1 in which circuit input terminals Inp-1, Inn are connected to input terminals of the light emitting element and the diode D1 which is connected to the light emitting element of the photo coupler P1 in parallel and with inverse polarity, the diode D1 being for protecting the photo coupler P1.例文帳に追加

回路入力端子Ｉｎｐ‐１、Ｉｎｎが発光素子の入力端子に接続されたフォトカプラＰ１とこのフォトカプラＰ１の発光素子に並列かつ極性が逆向きに接続され、このフォトカプラＰ１を保護するダイオードＤ１を備えている。 - 特許庁

When an input voltage is 460 V, for instance, the inverter circuits 6A and 6B are connected in series by means of a switching-over device 20, and when the input voltage is 230 V, for instance, the inverter circuits 6A and 6B are connected in parallel by means of the switching-over device 20.例文帳に追加

そして、入力電圧が例えば４６０Ｖの場合は、切替装置２０により、インバータ回路６Ａ、６Ｂを直列に接続し、入力電圧が例えば２３０Ｖの場合は、切替装置２０により、インバータ回路６Ａ、６Ｂを並列に接続する。 - 特許庁

Primary-side coils 41-44 of these transformers are connected in parallel with an input terminal 4 of an AC power supply via relays 21-24 respectively, and the secondary-side coils 51-54 are serially connected between the input and output terminals 4, 5 of the AC power supply.例文帳に追加

制御ユニット３によって継電器２１〜２４を制御して、交流電源に接続される変圧器を選択すれば、出力端子５からは、接続されている変圧器の変圧値の加算結果に相当する調整量で調整された出力電圧が得られる。 - 特許庁

In an input parallel conversion circuit 62, the information bits input at the (q) bit units are stored in a buffer, and the information bits in mp bit parts are output in the stored order in the stored information bits at the timing of excesses over mp bits of the quantities of storages.例文帳に追加

入力パラレル変換回路６２においては、qビット単位で入力される情報ビットがバッファに蓄積され、蓄積量がmpビットを超えたタイミングで、蓄積された情報ビットのうち、蓄積された順にmpビット分の情報ビットが出力される。 - 特許庁

The output waveguide 14 is made to be parallel with the input waveguide 13 in a prescribed extent 18 near the resonator 18 and is made so that the distance with the input waveguide 13 becomes longer than that in the prescribed extent 18 in extents other than the extent 18.例文帳に追加

出力導波路１４は、共振器１５近傍の所定範囲１８においては入力導波路と平行とし、それ以外の範囲では入力導波路１３の間の距離が所定範囲１８内におけるそれよりも長くなるようにする。 - 特許庁

A detection circuit comprises a detection diode 11, an inductor 12 connected to an input terminal of the detection diode 11 and connected in series with the detection diode 11, and a capacitor 17 connected to the input terminal of the detection diode 11 and connected in parallel with the detection diode 11.例文帳に追加

検波ダイオード１１と、この検波ダイオード１１の入力端子に接続され、検波ダイオード１１と直列に接続されたインダクタ１２と、検波ダイオード１１の入力端子に接続され、検波ダイオード１１と並列に接続されたコンデンサ１７を備える。 - 特許庁

A voltage conversion cell C is provided with a capacitance element and a switch circuit SW connects is parallel a plurality of voltage conversion cells C for voltage conversion of an input voltage Vcc or connects in series the cells C for voltage conversion of an input voltage Vcc.例文帳に追加

電圧変換セルＣは、容量素子を備え、スイッチ回路ＳＷは複数の電圧変換セルＣを並列に接続して入力電圧Ｖccを電圧変換するかあるいは直列に接続して入力電圧Ｖccを電圧変換するかを選択する。 - 特許庁

That is, light inputted to a light input face 21 of the light input part 20 is reflected in the direction parallel with the center line C by the paraboloid 11 of revolution of the light collimating part 10 and is outputted from a light output face 13 of the light collimating part 10.例文帳に追加

すなわち、光入力部２０の光入力面２１に光が入力されると、光平行化部１０の回転放物面１１で中心軸Ｃに対して平行な方向に反射され、光平行化部１０の光出力面１３から出力される。 - 特許庁

A DC-DC converter and first and second bypass switch circuits are provided in parallel between an input terminal and first and second output terminals and operate, depending on the combination of a voltage value of the input terminal and a voltage value required for the first output terminal.例文帳に追加

ＤＣ−ＤＣコンバータと第１および第２バイパススイッチ回路とは、入力端子と第１および第２出力端子との間で並列に設けられ、入力端子の電圧値と第１出力端子に要求される電圧値との組み合わせに応じて動作する。 - 特許庁

A differential termination and attenuator network 60 receives a differential input signal IN+ and IN- having a DC common-mode voltage V_CM, the network circuit includes first and second input termination resistors, coupled in parallel with corresponding resistive attenuator circuits 76 and 78.例文帳に追加

差動終端及び減衰回路網６０は、直流コモン・モード電圧Ｖ_CMを有する差動入力信号ＩＮ＋及びＩＮ−を受け、第１及び第２入力終端抵抗器６８及び７０があり、抵抗性減衰回路７６及び７８と並列に接続される。 - 特許庁

The series process part 160 calls the operation part 180 of the series compression function to calculate the hash value H on the basis of the plurality of compressed bit sequence h_i formed by the parallel process part 130 and a serial hash key K_2 input by the hash key input part 120.例文帳に追加

直列処理部１６０は、並列処理部１３０が生成した複数の圧縮ビット列ｈ_ｉと、ハッシュ鍵入力部１２０が入力した直列ハッシュ鍵Ｋ_２とに基づいて、直列圧縮関数演算部１８０を呼び出して、ハッシュ値Ｈを算出する。 - 特許庁

The high frequency amplifier is configured such that a low noise amplifier 5 having a small noise figure and a high linearity amplifier 7 having high linearity characteristics are connected in parallel and either of the amplifiers receives an input signal depending on the level of the input signal and provides an output of the amplified signal.例文帳に追加

雑音指数の小さい低雑音増幅器５と、線形性の高い高線形性増幅器７とを並列に接続し、入力信号レベルに応じて入力信号をいずれかの増幅器に入力し増幅信号を出力させる構成とした。 - 特許庁

This power unit has two or more primary windings W1, W3, and W5, which constitute each of two or more transformers TR1-TR3, provided in parallel with an input voltage supply part 2 and are intermittently supplied with currents from the input voltage supply part 2.例文帳に追加

複数のトランスＴＲ１〜ＴＲ３のそれぞれを構成し、入力電圧供給部２に対して並列に設けられ、入力電圧供給部２から断続的に電流が供給される複数の１次巻線Ｗ１，Ｗ３，Ｗ５を有する。 - 特許庁

Upon overlap input of a data input/output access operation period of an external command CMD and a refresh operation period of a refresh command RCMD, if access areas accessed by both commands are different, the commands are converted to control command signals SD_CMD and output parallel to enable a parallel conversion processing operation.例文帳に追加

また外部コマンドＣＭＤのデータ入出力アクセス動作期間とリフレッシュコマンドＲＣＭＤのリフレッシュ動作期間とが重複して入力される場合に、両コマンドによってアクセスされるアクセス領域が異なる場合には、各コマンドのそれぞれを並列して制御コマンド信号ＳＤ＿ＣＭＤへ変換して出力することで、並列変換処理動作を行うことができる。 - 特許庁

This image processing apparatus is provided with an image input 1 for inputting a plurality of image data forming a stereo image of a parallel method or a crossing method; and an image synthesizer 7 for synthesizing the plurality of input image data and padding data for visually indicating the type of the image data on whether the parallel method or crossing method while segmenting regions, and outputting the composited data.例文帳に追加

平行法または交差法のステレオ画像を構成する複数の画像データを入力する画像入力部１と、入力された複数の画像データと、これら画像データが平行法または交差法のどちらかのステレオ画像であるかを視覚的に表すためのパディングデータとを領域を区分して合成して出力する画像合成部７とを具備する。 - 特許庁

This dynamic latch is provided with a discharge part for parallel discharging a first output node in response to one and second output node signal in differential input signals and parallel discharging a second output node in response to the other and first output node signal in the differential input signals and a current source for sinking a current from the discharge part in response to a clock signal.例文帳に追加

差動入力信号中で一つと第２出力ノードの信号に応答して並列で第１出力ノードをディスチャージし、差動入力信号中で他の一つと第１出力ノードの信号に応答して並列で第２出力ノードをディスチャージするディスチャージ部と、クロック信号に応答して前記ディスチャージ部から電流をシンキングする電流源とを具備する。 - 特許庁

In an amplifier 100 comprising an LNA 104 including a transistor for amplifying and outputting an input signal, a parallel resonance circuit 105 is provided on a route electrically connecting a terminal to be grounded of the transistor and an external ground terminal kept at an absolute ground potential, and the resonant frequency of the parallel resonance circuit 105 is set three times as high as the frequency of the input signal.例文帳に追加

入力信号を増幅して出力するトランジスタを含むＬＮＡ１０４を備えた増幅器１００において、トランジスタの接地させる端子と、絶対的なグランド電位に保たれている外部のグランド端子とを電気的につなぐ経路上に、並列共振回路１０５を備え、並列共振回路１０５の共振周波数は、入力信号の周波数の３倍に設定されている。 - 特許庁

The plurality of the editors 20a to 20c connected in parallel with the input unit 10 which can gain regulate an input signal, each includes an invalidating means for invalidating the gain regulation of the input signal by the unit 10, and a gain regulating means for independently gain regulating the input signal supplied to a mixing device via the unit 10 with the respective editors 20a to 20c.例文帳に追加

入力信号のゲイン調整が可能な入力器１０に対して並列的に接続された複数の編集器２０ａ〜２０ｃは、各々、前記入力器１０による入力信号のゲイン調整を無効にする無効化手段と、該入力器１０を介して当該ミキシング装置に供給される入力信号のゲイン調整を各編集器２０ａ〜２０ｃにて独立に行うゲイン調整手段とを具える。 - 特許庁

An inverter oscillation circuit is grounded from an output terminal 2 of an inverter 1 whose input and output are connected by a high resistor R1 through a capacitor C1 by serially connecting a parallel tuner circuit configured by parallel connecting a capacitor C2 and an inductor L1, and grounded by parallel connecting diodes D1 and D2 from a connecting point of the serial connection to make their polarities mutually different.例文帳に追加

このインバータ発振回路は、入出力間を高抵抗Ｒ１により接続したインバータ１の出力端子２より、コンデンサＣ１を介してコンデンサＣ２とインダクタＬ１を並列接続した並列同調回路を直列接続して接地し、この直列接続の接続点よりダイオードＤ１、Ｄ２を互いに極性を異なるように並列接続して接地する。 - 特許庁

A method for managing vertical format converter (VFC) line memories includes the steps of: writing a number of first input video lines into the VFC line memories 62; writing an additional video line into the VFC line memories 62; and reading respective pixels of the first input video lines and the additional input video line from the VFC line memories 62 in parallel.例文帳に追加

垂直フォーマットコンバータ（ＶＦＣ）ラインメモリを管理するための方法は、多数の第一の入力ビデオラインをＶＦＣラインメモリ６２に書き込むステップ、更なる入力ビデオラインをＶＦＣラインメモリ６２に書き込むステップ、及びＶＦＣラインメモリ６２からの第一の入力ビデオライン及び更なる入力ビデオラインのそれぞれの画素を並列に読み出すことを含んでいる。 - 特許庁

Signal input units 16a-16f for transmitting the input signal of input equipment to a programmable controller by serial transmission or signal output units for transmitting an output signal from the programmable controller to output equipment by parallel transmission are integrated into a single unit so that they can be increased or decreased, and a relay part 14 and an end block 18 are integrated.例文帳に追加

入力機器の入力信号をシリアル伝送によりプログラマブルコントローラに伝送する信号入力ユニット１６ａ乃至１６ｆ、あるいはプログラマブルコントローラからの出力信号を出力機器にパラレル伝送により信号出力ユニットのそれぞれを増減可能なように単一化して、中継部１４およびエンドブロック１８とを一体にする。 - 特許庁

The device is provided with a 1st color correction processing part 221 which performs faithful duplication color correction processing for input image data, a 2nd color correction processing part 222 which performs expected color correction processing for input image data, and a discrimination part 21 which discriminates whether the input data is draft data of a generation draft, and each part carries out each processing in parallel.例文帳に追加

入力画像データに対して忠実再現色補正処理を行う第１色補正処理部２２１と、入力画像データに対して期待色補正処理を行う第２色補正処理部２２２と、入力画像データがジェネレーション原稿の画像データであるか否かを判別する判別部２１とを設け、それぞれの処理を並行して行う。 - 特許庁

This device is provided with a stream parser 21 for detecting a Navigation Pack in parallel with a line for interconnecting inputs and outputs, an input pack counter 22 for counting input streams by the pack units of 2048 bytes, and a counter buffer 23 for holding the counter value of the input pack counter 22 when the Navigation Pack is detected by the stream parser 21.例文帳に追加

入出力をつなぐラインに並行にＮａｖｉｇａｔｉｏｎ Ｐａｃｋを検出するためのストリームパーサ２１と、入力されるストリームを２０４８バイトのパック単位にカウントする入力パックカウンタ２２と、ストリームパーサ２１によりＮａｖｉｇａｔｉｏｎ Ｐａｃｋを検出した際に入力パックカウンタ２２のカウンタ値を保持するカウンタバッファ２３が設けられる。 - 特許庁

The image processing apparatus is provided with a control circuit for receiving input data and sending printing data to an engine, a plurality of plotting modules connected to the control circuit in parallel for developing the input data to printing data by an instruction from the control circuit, and a storage means for storing at least one of input data and printing data outside the plotting modules.例文帳に追加

画像処理装置は、入力データを受け取り、印刷データをエンジンに送るコントロール回路と、コントロール回路に並列に接続され、コントロール回路からの命令により前記入力データを印刷データに展開する複数の描画モジュールと、描画モジュールの外に、入力データまたは印刷データの少なくとも一方を保管する記憶手段とを備える。 - 特許庁

A serial circuit of a resistor R11 and an MOSFET Q1 and a serial circuit of a resistor R12 and an MOSFET Q2 are connected in parallel between an input terminal IN and the inversion input terminal of an arithmetic amplifier OP, and a resistor R21 is connected between the inversion input terminal of the amplifier OP and an output terminal OUT.例文帳に追加

入力端子ＩＮと演算増幅器ＯＰの反転入力端子との間には、抵抗Ｒ１１及びＭＯＳＦＥＴＱ１の直列回路と、抵抗Ｒ１２及びＭＯＳＦＥＴＱ２の直列回路とが並列接続され、演算増幅器ＯＰの反転入力端子と出力端子ＯＵＴとの間には抵抗Ｒ２１が接続される。 - 特許庁

When a parallel multiplex transmission line 502 is interrupted and a node 402 detects interruption of an optical input at its input terminal 508 and informs a selector 510 and a management packet insertion section 511 about the interruption of the optical input, the selector 510 sets a loopback and the management packet insertion section 511 outputs a packet, in which a fault occurrence indication bit is set.例文帳に追加

並列多重伝送路５０２が切断された場合、ノード４０２の入力端５０８が光入力断を検知し、セレクタ５１０と管理パケット挿入部５１１に光入力断を通知すると、セレクタ５１０は、ループバックを設定し、管理パケット挿入部５１１は、障害発生表示ビットをＯＮにしたパケットを出力する。 - 特許庁

The control part makes the output part perform parallel output using the RGB components stored in the storage part, and when the RGM components not read yet are present when the RGB components are input, does not store the input RGB components in the storage part and makes the output part parallelly output the RGB components stored in the storage part and the input RGB components.例文帳に追加

制御部は、記憶部に記憶されたRGB成分を使用して出力部に並列出力させると共に、RGB成分が入力されたときに未だ読み出されていないRGB成分が存在する場合、入力されたRGB成分を記憶部に記憶させず、記憶部に記憶されたRGB成分と入力されたRGB成分とを出力部に並列出力させる。 - 特許庁

Overhead data of a SONET frame and monitor data are input by subjected to cellularizing of ATM, the overhead data and the monitor data are separated and extracted from the input ATM cells, and detection of the change point in the overhead data is carried out independently parallel to a process with respect to the monitor data.例文帳に追加

ＳＯＮＥＴフレームのオーバヘッドデータと、監視データをＡＴＭセル化して入力し、この入力されるＡＴＭセルから前記オーバヘッドデータと、監視データを分離抽出し、前記オーバヘッドデータの変化点の検出を、前記監視データに対する処理と独立並行して行うことを特徴とする。 - 特許庁

An abutting portion of the pump driving rocker arm 60 on the pump cam 58 and an abutting portion of the pump driving rocker arm 60 on the input part 62 are arranged in parallel to the operating axis of the input part 62 on the same side relative to a plane PL passing through the rocking center of the pump driving rocker arm 60.例文帳に追加

ポンプ駆動用ロッカアーム６０のポンプ用カム５８への当接部と、ポンプ駆動用ロッカアーム６０の入力部６２への当接部とが、入力部６２の作動軸線と平行にしてポンプ駆動用ロッカアーム６０の揺動中心を通る平面ＰＬに対して同一側に配置される。 - 特許庁

The other ends of switch circuits S5, S6 are connected to an inverting input terminal N30 of an operational amplifier circuit 23 of an integration circuit 22 of the subsequent stage in common, and an capacitive element C1 and a switch circuit S7 are connected between the inverting input terminal and an output terminal of the operational amplifier circuit 23 in parallel.例文帳に追加

スイッチ回路Ｓ５およびＳ６の他端は共通に、後段の積分回路２２のオペアンプ回路２３の反転入力端子Ｎ３０に接続され、オペアンプ回路２３の反転入力端子および出力端子間には、容量素子Ｃ１およびスイッチ回路Ｓ７が並列に接続される。 - 特許庁

An input voltage determination circuit 30 is provided with a diode 31 provided at the output side of a voltage conversion section 12 and a parallel circuit with a resistance 33 and a capacitor 32 connected to a cathode of the diode 31, and determines the presence or absence of an input voltage according to the presence or absence of a voltage of the capacitor 32.例文帳に追加

入力電圧判定回路３０は、電圧変換部１２の出力側に設けられたダイオード３１と、ダイオード３１のカソードに接続された抵抗３３とコンデンサ３２との並列回路とを備え、コンデンサ３２の電圧の有無に応じて入力電圧の有無を判定する。 - 特許庁

The filter comprises shift registers for delaying bits of the digital input one after another and a switched capacitor circuit, having a plurality of parallel-connected capacitors for charging corresponding reference voltages, based on the digital codes of shifted bits of the digital input by the shift registers.例文帳に追加

このフィルタは、デジタル入力の各々のビットを順次シフトし遅延するシフトレジスタと、シフトレジスタによりシフトされたデジタル入力の各々のビットのデジタルコードに基づいて、各々対応するリファレンス電圧をチャージする複数の並列に接続されたキャパシタを有するスイッチドキャパシタ回路とを備えている。 - 特許庁

The final-stage selector inputs a bit output one stage before, the final-stage corresponding bit signal of parallel data from a serial output buffer resistor 4, and the first-stage bit output of a serial input shift resistor 2, and selects the output of the first-stage bit output of the serial input shift resistor 2 in conformation to a test signal.例文帳に追加

終段セレクタは、１段前のビット出力と、シリアル出力バッファレジスタ４からのパラレルデータの終段対応ビット信号と、シリアル入力シフトレジスタ２の初段のビット出力とを入力し、テスト信号に対応してシリアル入力シフトレジスタ２の初段ビットの出力を選択する。 - 特許庁

On the other hand, two LPFs 5, 6 are connected in parallel with an output of the class D amplifier 3 at a side of the virtual signal GND, an output of the LPF 5 is supplied to a ground side input terminal of the speaker 8, and an output of the LPF 6 is supplied to a ground side input terminal of the speaker 9.例文帳に追加

一方、仮想信号ＧＮＤ側のＤ級アンプ３の出力側に、２つのＬＰＦ５，６を並列に設け、ＬＰＦ５の出力をスピーカ８の接地側入力端に供給し、ＬＰＦ６の出力をスピーカ９の接地側入力端に供給する。 - 特許庁