「parallel input」に関連した英語例文の一覧と使い方(16ページ目) - Weblio英語例文検索

A capacitor 4 is connected, in parallel to junctions between the output terminals of a Hall device 1 and the input terminals of an IC 5, which switches the polarity of a current applied to a coil 6 by the detection signal of the Hall device 1.例文帳に追加

ホール素子１の出力端と、ホール素子１の検知信号によりコイル６に流す電流極性を切り換えるＩＣ５の入力端の接続端に並列にコンデンサ４を挿入してある。 - 特許庁

The regulator includes a first FET having a relatively high current driving capability and a second FET having a relatively low current driving capability, which are provided in parallel between an input terminal and an output terminal.例文帳に追加

入力端子と出力端子との間に比較的電流駆動能力の高い第１ＦＥＴと、これに並列接続された比較的電流駆動能力の低い第２ＦＥＴを設ける。 - 特許庁

The switching elements are connected in parallel with one another in each PFC module, input terminals or output terminals of the modules are connected to each other, and the switching elements are driven by a common drive signal.例文帳に追加

ＰＦＣモジュールの各々において、回路要素は並列に接続され、モジュールの入力端子または出力端子が結線され、かつ、スイッチング素子が共通の駆動信号によって駆動される。 - 特許庁

At least one of the circuit parts 11a and 11b that a power module 10 has is provided with a snubber circuit 29 in parallel with a switching element arranged in a position farthest away from a power input part.例文帳に追加

パワーモジュール１０に具備される回路部１１ａ・１１ｂのうち少なくとも一つにおいて、電力入力部から最も離れた位置に配設されたスイッチング素子と並列にスナバ回路２９を設けた。 - 特許庁

The RF power amplifier includes first and second amplifiers Q1 and Q2 as final-stage amplification power devices connected in parallel between an input terminal RF-In and an output terminal RF-Out.例文帳に追加

ＲＦ電力増幅器は、入力端子ＲＦ＿Ｉｎと出力端子ＲＦ＿Ｏｕｔの間に並列接続の最終段増幅パワー素子としての第１と第２の増幅素子Ｑ１、Ｑ２とを含む。 - 特許庁

A common-mode buffer BUF and an inverter series circuit consisting of series connection of two inverters INV1, INV2 are connected in parallel between an input terminal and an output terminal of the buffer circuit.例文帳に追加

バッファ回路は、入力端子と出力端子との間に、同相バッファＢＵＦと、２つのインバータＩＮＶ１、ＩＮＶ２とが直列接続されたインバータ直列回路とが並列に接続されている。 - 特許庁

A CPU 401 executes a job related to the input and output of image data via a G bus 404, and executes a job related with facsimile reception or the storage of images by using a B bus in parallel.例文帳に追加

ＣＰＵ４０１は、Ｇバス４０４を介して画像データの入出力に係るジョブを実行するとともに、並行してＢバスを用いてファクシミリ受信や、画像の格納等にかかるジョブを実行する。 - 特許庁

To provide a switching circuit, having a parallel connection structure of PIN diodes, and to protect a PIN diode readily applicable to an automatic gain control amplifier with respect to breakdown, even to input of a strong signal.例文帳に追加

ＰＩＮダイオードの並列接続構造を有するスイッチ回路及び，自動利得制御増幅器に適用可能な，強信号入力に対しても容易にＰＩＮダイオードを破壊から保護する。 - 特許庁

Images are displayed on the whole of a main image plane 31, and parallel processing of input operations to the respective panels is possible, so that comfortable edition work is enabled in a short time.例文帳に追加

そのため、メイン画面３１全体に画像を表示できるとともに、各パネルへの入力操作を並列処理することができるので、短時間で、しかも快適に編集作業を行うことができる。 - 特許庁

To provide a processor for processing a signal, capable of attaining high speed signal processing by efficiently performing parallel processing for data input through a bus including non-linear processing.例文帳に追加

バスを介して入力されるデータの並列処理を非線形処理を含めて効率的に実行することにより、信号処理の高速化を図ることができる信号処理用プロセッサを提供する。 - 特許庁

A parallel resonance circuit 104 resonating with the frequencies of an input frequency signal is inserted in series between the output of a semiconductor device (FET) 103 and a multiplication output terminal 106.例文帳に追加

半導体素子（ＦＥＴ）１０３の出力と逓倍出力端子１０６との間に、入力周波数信号の周波数に共振する並列共振回路１０４を直列に挿入する。 - 特許庁

The encoder 4 converts parallel data from the on-screen processing part 2 to serial data and outputs a signal So having the same form as the input signal from converted data and respective data from the decoder 1.例文帳に追加

エンコーダ４はオンスクリーン処理部２よりのパラレルデータをシリアルデータに変換し、同変換したデータとデコーダ１からの各データとから前記入力信号と同形態にした信号Soを出力する。 - 特許庁

The data input circuit inputs, in parallel, a plurality of test writing data written in the memory based on the plurality of test output data and the strobe signal for test writing.例文帳に追加

前記データ入力回路は、前記複数のテスト出力データと前記テスト書き込み用ストローブ信号とに基づいて前記メモリに書き込まれた複数のテスト書き込みデータを並列に入力する。 - 特許庁

A parallel piezoelectric resonator 12a has one of electrodes connected to a connection point between the input terminal 15a and the serial piezoelectric resonator 11 and the other electrode connected to one of terminals of an inductor 13a, respectively.例文帳に追加

並列圧電共振器１２ａは、一方電極が入力端子１５ａと直列圧電共振器１１との接続点に、他方電極がインダクタ１３ａの一方端子に、それぞれ接続されている。 - 特許庁

Between the input terminal 1a and the passage terminal 1b and between the joint terminal 1c and the isolation terminal 1d, the first capacitor 3a is connected in parallel to the first inductor 2a.例文帳に追加

さらに、入力端子１ａと通過端子１ｂの間および結合端子１ｃとアイソレーション端子１ｄの間には、第１のインダクタ２ａに対して並列に第１のキャパシタ３ａが接続されている。 - 特許庁

A communication unit 13 is connected to a control device for ground equipment 19 that controls a ground equipment 17, and is provided with a serial communication means, a parallel input and output means and a signal control means.例文帳に追加

通信ユニット１３は、地上設備１７を制御する地上設備用制御装置１９に接続され、シリアル通信手段とパラレル入出力手段と信号制御手段とを備える。 - 特許庁

An input matching circuit 5A of the high-frequency amplifier is composed of a serial capacitor 51, a serial inductor 52, and a series circuit of a parallel inductor 53 and a resistor 54 of 2 Ω or higher and is lower than 15 Ω.例文帳に追加

高周波増幅器の入力整合回路５Ａを、直列キャパシタ５１と直列インダクタ５２と並列インダクタ５３および２Ω以上１５Ω未満の抵抗５４の直列回路とで構成する。 - 特許庁

When a normal operation signal is made to be in an inactivation state by the input of a test signal TEST, a protection transistor 13 connected to an e-fuse element 12 in parallel is activated.例文帳に追加

たとえば、テスト信号ＴＥＳＴの入力により、通常動作信号が非活性の状態になると、ｅ−ｆｕｓｅ素子１２に並列に接続された保護トランジスタ１３が活性化される。 - 特許庁

A switch 49 is connected in parallel to a capacitor 42 connected between an inversion input terminal and an output terminal of the operational amplifier 41, and the switch 49 is turned on when refreshed.例文帳に追加

オペアンプ４１の反転入力端子と出力端子との間に接続されるコンデンサ４２に対し、スイッチ４９を並列接続し、このスイッチ４９がリフレッシュ時にオンされるような構成とする。 - 特許庁

A prescribed data pattern is loaded to a shift register 11, data are shifted by feeding back data of a parallel output port 8 to an serial input port, and an output of the port 8 is used for a clock CK that is not synchronized.例文帳に追加

シフトレジスタ１１に所定のデータパターンをロードし、パラレル出力のポート８をシリアル入力ポートに帰還してデータをシフトさせ、ポート８の出力をもって、未同期のクロックＣＫとする。 - 特許庁

In amplifier cells whose input output signals are connected in parallel in terms of AC, signal input output terminals of a high output amplifier cell block to which a DC power supply is supplied in parallel and of a low output amplifier cell to which DC power supplies are supplied in series and a matching circuit are interconnected by a connection means consisting of only passive elements without active elements such as switches.例文帳に追加

入出力信号について交流的に並列接続された複数の増幅器セルにおいて、並列に直流電源を供給する高出力増幅器セルブロックと、直列に直流電源を供給する低出力増幅器セルブロックの信号入出力端子同士と整合回路をスイッチ等の能動素子を用いない受動素子のみで構成された接続手段により接続する。 - 特許庁

Since the resonance frequency of the LC parallel resonant circuit 5 is set to √2 times the fundamental frequency f0 of the input RF signal, the impedance of the LC parallel resonant circuit 5 side, as viewed from the diode D1, is high with respect to both the fundamental frequency f0 and to the secondary harmonic frequency 2f0.例文帳に追加

このＬＣ並列共振回路５の共振周波数は入力ＲＦ信号の基本波周波数ｆ０の√２倍に設定されているため、ダイオードＤ１からＬＣ並列共振回路５側をみたインピーダンスは、基本波周波数ｆ０及び２次高調波周波数２ｆ０の双方に対して高い値となる。 - 特許庁

If the plurality of feeding units 51 in which an input impedance of a feeding circuit 52 is made to be equal to a characteristic impedance value Z0 of a direct current supply line 22 are connected to the direct current supply line 22 in parallel, a parallel equivalent impedance of each feeding unit 51 becomes excessively small with respect to the characteristic impedance value Z0.例文帳に追加

給電回路５２の入力インピーダンスを直流供給線路２２の特性インピーダンス値Ｚ０と等しくした給電ユニット５１が同直流供給線路２２に対し複数並列に接続されたとすると、各給電ユニット５１の並列等価インピーダンスが上記特性インピーダンス値Ｚ０に対し過度に小さくなる。 - 特許庁

To provide a power supply circuit that does not require a current share circuit having a complicated configuration when a plurality of DC/DC converters are connected in parallel to a common DC input power supply and a common DC output terminal and current sharing between the respective DC/DC converters during parallel operation is equalized.例文帳に追加

共通直流入力電源かつ共通直流出力端子に複数個のＤＣ／ＤＣコンバータを並列接続し、並列運転時の各ＤＣ／ＤＣコンバータ間の電流分担を均等にする場合、構成が複雑であるカレントシェア回路を必要としない電源回路を提供することを目的とする。 - 特許庁

A circuit apparatus is configured, such that a voltage follower circuit and a leading resistance connected, in parallel with the voltage follower circuit are made to belong to a short-circuit protection circuit, and the parallel circuit comprising the voltage follower circuit and the leading resistance is connected to a second output terminal on one side, and is connected to a second input terminal on the other side.例文帳に追加

短絡保護回路に電圧フォロア回路と、該電圧フォロア回路に並列に接続された導出抵抗を所属させ、前記電圧フォロア回路と導出抵抗からなる並列回路が一方では第２の出力端子に接続され、もう一方では第２の入力端子に接続されるように構成する。 - 特許庁

The followings are formed on a substrate 1, i.e., optical input waveguides 2, a first slab waveguide 3, array waveguides 4 in which a plurality of channel waveguides 4a having mutually different lengths that are beforehand set is arranged in parallel, a second slab waveguide 5 and a waveguide forming section 10 in which optical output waveguides 6 are successively connected in parallel.例文帳に追加

光入力導波路２と、第１のスラブ導波路３と、互いの長さが設定量異なる複数のチャンネル導波路４ａを並設してなるアレイ導波路４と、第２のスラブ導波路５と、複数の並設した光出力導波路６とを順に接続してなる導波路形成部１０を基板１上に形成する。 - 特許庁

Laser beams L1 outputted from the output side end 4b in a diffusing manner are collimated into parallel laser beams L2 with the first lens 6a, and the parallel laser beams L2 reflected on the mirror 5 are converged into laser beams L3 with the second lens 6b, and inputted into a core member 4a of the input side end 4c.例文帳に追加

該出力側端部４ｂより拡散しつつ出力されるレーザ光Ｌ１は、第１のレンズ６ａにより平行なレーザ光Ｌ２に生成され、ミラー５に反射された該平行なレーザ光Ｌ２は、第２のレンズ６ｂにより集光されたレーザ光Ｌ３となり、入力側端部４ｃのコア部材４ａに入力される。 - 特許庁

The 2-channel parallel stereoscopic video signal received via input signal selection circuits 16, 17 is directly outputted via output signal selection circuits 14, 15 and given to the 2D/3D conversion circuit 12 as the serial stereoscopic video signal via a parallel serial conversion circuit 18.例文帳に追加

入力信号選択回路１６，１７を介して入力された２チャネルのパラレル立体映像信号は出力信号選択回路１４，１５を介して直接出力されるとともにパラレル−シリアル変換回路１８を介してシリアル立体映像信号として２Ｄ／３Ｄ変換回路１２に入力される。 - 特許庁

In a distortion compensator, a resistor 21 is connected between an input end 100 and an output end 200, and a distortion generation circuit 20 parallel-connecting a diode 11 to a capacitor 12 is parallel-connected to the resistor 21 via DC cut-off capacitors 50a, 50b, and a bias voltage is applied on the diode 11 by a bias circuit 40.例文帳に追加

入力端１００と出力端２００との間に抵抗器２１を接続するとともに、ダイオード１１とコンデンサ１２が並列に接続された歪発生回路２０を直流遮断用コンデンサ５０ａ，５０ｂを介して抵抗２１に並列に接続し、バイアス回路４０によりダイオード１１にバイアス電圧を加える。 - 特許庁

The ratio of the inductance of an inductor L11 to the capacitance of a capacitor C11, which are components of an input side LC parallel resonance circuit, is selected differently from the ratio of the inductance of an inductor L12 to the capacitance of a capacitor C12, which are components of an output side LC parallel resonance circuit.例文帳に追加

入力側のＬＣ並列共振回路１ａを構成するインダクタＬ１１のインダクタンス値とキャパシタＣ１１の静電容量値との比率と、出力側のＬＣ並列共振回路２ａを構成するインダクタＬ１２のインダクタンス値とキャパシタＣ１２の静電容量値との比率とを異ならせている。 - 特許庁

In a case where the touch surface 71A is divided by a virtual line VL passing the center O of the input device 3A into first and second regions ArU and ArD, a parallel movement position P on the touch surface 71A, with which the surface member 7 moves in parallel when being pressed, is positioned in a first region ArU apart from the center O.例文帳に追加

押圧された際にサーフェイス部材７が平行移動するタッチ面７１Ａ上の平行移動位置Ｐは、中心Ｏを通る仮想線ＶＬにてタッチ面７１Ａを第１，第２領域ＡｒＵ，ＡｒＤに分割した場合に、中心Ｏからずれた第１領域ＡｒＵ内に位置付けられている。 - 特許庁

A parallel computer 100 and a parallel computer 200 comprise: a plurality of processor elements 1-5 which can perform a parallel process while simultaneously inputting data; and a PE allocation determining device 8 which performs an input allocation of the data for the processor elements so that each running time of the processor elements 1-5 is equally set when inputting the data fewer than the number of these processor elements 1-5.例文帳に追加

並列計算機１００及び並列計算機２００は、データを同時に入力して並列処理を可能とした複数のプロセッサエレメント１〜５と、これらのプロセッサエレメント１〜５の数よりも少ないデータを入力するときに、プロセッサエレメント１〜５の各々の稼動時間が互いに等しくなるように、プロセッサエレメントに対してデータの入力割り付けを行うＰＥ割付決定装置８と、を備える。 - 特許庁

In the clock detection circuit for detecting a clock inputted to a clock signal input terminal by a first capacitor and a resistor which are connected in parallel between an output terminal and GND, two rectifying elements are connected in series between an input terminal for connecting optional potential and the output terminal and a second capacitor is connected between the node of the rectifying elements and the clock signal input terminal.例文帳に追加

出力端子とＧＮＤの間に並列に接続した第１の容量と抵抗でクロック信号入力端子に入力されるクロックを検出するクロック検出回路において、任意の電位を接続する入力端子と出力端子の間に整流素子を２個直列に接続し、整流素子の接続点とクロック信号入力端子の間に第２の容量を設けた。 - 特許庁

The wavelength demultiplexer is constituted in such a manner that an input channel waveguide 13, an input slab waveguide 14 to spread the input light in the direction parallel to the waveguide, an array waveguide 15 comprising waveguides each having the length different by a specified length from that of the adjacent waveguide, and an output slab waveguide 16 to allow the light in the array waveguide to interfere are successively connected in series on a waveguide substrate 11.例文帳に追加

導波路基板１１に、入力チャネル導波路１３と、入力光を導波路に対して平行方向に広げるための入力スラブ導波路１４と、隣接する導波路間で所定の長さだけ長くなっている導波路からなるアレイ導波路１５と、アレイ導波路の光を干渉させるための出力スラブ導波路１６とが、順次従属接続されている。 - 特許庁

When packets are inputted from a plurality of input lines 121, the plurality of packet processors 112 which constitute the interface part 110 determine the output line 122 as a destination based on the header of the packet, and then process the packets to be transferred in parallel.例文帳に追加

入力回線121からパケットが入力すると、インターフェース部110を構成する複数のパケット処理部112が該パケットのヘッダから宛先となる出力回線122を判定して転送するパケット処理を並列に実施する。 - 特許庁

To produce hardware with enhanced circuit parallel operability by providing minimum constraint information without changing an operation description to be an input of high order synthesizing, a register transfer level description to be an output, or the like.例文帳に追加

高位合成の入力となる動作記述や、出力となるレジスタトランスファレベル記述等を変更することなく、必要最小限の制約情報を与えることで、回路並列動作性を高めたハードウェアを生成する。 - 特許庁

After input of the load signal 9, a counter 2 counts P/S conversion clocks 7 only by the number of bits of a parallel signal 8 and generates an enable signal 10 to be outputted from the start of counting to the end of counting.例文帳に追加

カウンタ２は、ロード信号９入力後、パラレル／シリアル変換用クロック７をパラレル信号のビット数分のみ計数を行い、計数開始から終了まで出力されるイネーブル信号１０を生成する。 - 特許庁

An n number of LED elements 13 are connected in series to form an m number of LED rows, and an m number of the LED rows are arranged in parallel between a current output terminal and a current input terminal.例文帳に追加

ｎ個のＬＥＤ素子１３を直列に接続してｍ個のＬＥＤ列を形成し、ｍ個のＬＥＤ列を定電流電源１１の電流出力端子と電流入力端子との間に並列に設ける。 - 特許庁

An apparatus status monitoring section 102 is connected in series or in parallel within the semiconductor manufacturing apparatus 105 to monitor the input and output status of wafers in a plurality of processing sections forming a wafer carrying path.例文帳に追加

装置状態監視部１０２は、半導体製造装置１０５内で直列または並列に接続され、ウエーハの搬送経路を構成する複数の処理部において、ウエーハの搬入搬出状態を監視する。 - 特許庁

In a transmission case 4, a main shaft 11 is assembled on a crankshaft 8 coaxially through an input shaft 7, and a counter shaft 12 is assembled on the lower side of the main shaft 11 in parallel thereto.例文帳に追加

トランスミッションケース４内には、クランクシャフト８にインプットシャフト７を介してメインシャフト１１が同軸線上となって組まれており、メインシャフト１１の下側にはこれに平行となってカウンタシャフト１２が組み込まれている。 - 特許庁

In this system, when a Wyner-Ziv frame is input from an information source at an encoder side, the frame is divided into bit planes, syndrome bits are generated corresponding to the bit planes, and the syndrome bits and the bit planes are transmitted to a decoder side in parallel.例文帳に追加

本発明は、エンコーダ側において、Wyner-Zivフレームが情報源から入力されると、ビットプレーンに分割し、ビットプレーンに対するシンドロームビットを生成し、該ビットプレーンと共にデコーダ側に並列に送信する。 - 特許庁

To solve the following problem: power consumption may be increased in an image forming apparatus which includes a plurality of image compressing parts and performs in parallel a plurality of image compressing operations on single image data input for the unit of a predetermined region.例文帳に追加

複数の画像圧縮部を備え、所定の領域単位で入力される単一の画像データに対して複数の画像圧縮を並列に実行する画像形成装置において、消費電力が増加する。 - 特許庁

Synchronously with the clock signal of the same frequency as a main clock signal CLK20, the color image input data CIN.MIN.YIN of three primary colors CMY are inputted in parallel to a color image processor 40.例文帳に追加

カラー画像処理装置４０へは、メインクロック信号ＣＬＫ２０と同一の周波数のクロック信号に同期して、ＣＭＹ三原色のカラー画像入力データＣＩＮ・ＭＩＮ・ＹＩＮが並列に入力される。 - 特許庁

The image data input from a high-order device is subjected to predetermined image processing by an image processing device 512 mounted in the image processing board 510, and thereafter serialized by the parallel/serial converting section 511.例文帳に追加

上位装置から入力された画像データは、画像処理基板５１０に実装されている画像処理デバイス５１２によって所定の画像処理が行われた後に、パラレル／シリアル変換部５１１によってシリアル化される。 - 特許庁

In parallel with the processing, if detecting the power supply voltage level of the power step 242 of the power amplifier 24 is equal or less than a gain correction threshold, the CPU 21 corrects to variably decrease the input gain to the power amplifier 24.例文帳に追加

この処理と並行して、ＣＰＵ２１は、パワーアンプ２４のパワー段２４２の電源電圧レベルがゲイン補正閾値以下になったことを検出すると、パワーアンプ２４への入力ゲインを変動的に低下させる補正を行う。 - 特許庁