「select logic」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

To provide a path transistor logic circuit which has features of both NMOS path transistor logic transmitting a path input signal fast and CMOS-TG path transistor logic transmitting a select input fast.例文帳に追加

パス入力信号が速く伝達するというＮＭＯＳパストランジスタ論理と、セレクト入力が速く伝達するというＣＭＯＳ−ＴＧパストランジスタ論理との両者の特徴を兼備したパストランジスタ論理回路を提供する。 - 特許庁

Either one of the read column select line and the write column select line transmitting a column select signal being non- activated out of the read column select signal and the write column select signal holds the prescribed logic level constant and shield the signal lines.例文帳に追加

リードカラム選択信号とライトカラム選択信号とのうちで、非活性化されるカラム選択信号を伝送する前記リードカラム選択ラインと前記ライトカラム選択ラインとのうち一つは、所定の論理レベルを一定に保持して前記信号線をシールドする。 - 特許庁

Each select signal is adapted to cause the multiplexer to select a different one of the plurality of input signals for output by the multiplexer when the select signal is in a first logic state.例文帳に追加

各選択信号は、選択信号が第１の論理状態であるとき、マルチプレクサが出力すべき複数の入力信号の中の異なる１つをマルチプレクサに選択させるようになされる。 - 特許庁

The logic circuit 12 receives a 1st selection signal to select the switch circuit, a 2nd selection signal to select the 1st TR and a 3rd selection signal to select the 2nd TR.例文帳に追加

この論理回路１２には、スイッチ回路を選択する第１の選択信号と、前記第１のトランジスタを選択する第２の選択信号と、前記第２のトランジスタを選択する第３の選択信号が供給される。 - 特許庁

During the scan sample mode, the selectors SEL1-SEL3 are controlled so that they select the path from the user logic circuit 20 to the macro cell 23.例文帳に追加

スキャンサンプルモード時において、セレクタＳＥＬ１〜ＳＥＬ３は、ユーザ論理回路２０からマクロセル２３へのパスを選択するように制御される。 - 特許庁

To ensure turning-on of only one select line of a multiplexer during a logic built-in self test.例文帳に追加

論理の組み込み自己試験中にマルチプレクサのセレクトライン１つのみがオンとなることを保証する。 - 特許庁

To provide an integrated circuit device having a functional logic circuit able to select a power-saving sleep mode or an active mode in operation.例文帳に追加

動作時にパワー節約スリープモードとアクチブモードとに選択可能な機能ロジック回路をもつ集積回路素子を提供する。 - 特許庁

In ST15, a channel select command is issued from an audio-visual device to the device having the tuner function in which the logic connection is established.例文帳に追加

ＳＴ１５で視聴機器から論理的接続が確立されたチューナ機能を有する機器に対して選局コマンドを発行する。 - 特許庁

To provide an electronic device equipped with a data back up function which can select a battery without the use of an internal logic power source voltage.例文帳に追加

内部ロジック電源電圧によらずバッテリを選定することが可能なデータバックアップ機能を備えた電子機器を提供する。 - 特許庁

Selector circuits 1 to 3 are provided to the pre-stage of the buffer, and each inverter can select a signal input to the buffer on the basis of selector logic, inverts a data signal, and the pre-emphasis amount and the number of pre-emphasis taps are adjusted by the select signal of the selector logic.例文帳に追加

バッファの前段にセクレタ回路1〜3を有し、インバータは、セレクタ論理によりバッファに入力する信号を選択可能で、データ信号を反転し、セレクタ論理のセレクト信号により、プリエンファシス量とプリエンファシスタップ数を調整する。 - 特許庁

To provide a semiconductor integrated circuit mounting a PLL for allowing an internal logic circuit to select and revise a frequency division ratio by itself without incurring malfunction of the internal logic circuit in changing a frequency division ratio of a frequency divider circuit of the PLL.例文帳に追加

ＰＬＬの分周回路の分周比を変更する場合に、内部ロジック回路の誤動作を招くことなく内部ロジック回路自身で分周比の切換え変更を行う。 - 特許庁

Output cells 302a, 302b use either of an output from the programmable logic circuit 100 and scan-in as input corresponding to a test mode signal MODE, and select scan-out corresponding to the select signal SELECT and the configuration information.例文帳に追加

出力セル３０２ａ，３０２ｂは、テストモード信号ＭＯＤＥに応じてプログラマブルロジック回路１００の出力またはスキャンインの一方を入力とし、セレクト信号ＳＥＬＥＣＴおよびコンフィギュレーション情報に応じてスキャンアウトを選択する。 - 特許庁

To provide a signal speed converter that can simply select a signal propagation delay amount suitable for a logic verification job of a logic verification device whose logical emulator part is connected to a real environment through the signal speed converter.例文帳に追加

論理エミュレータ部分が信号速度変換装置を介して実環境に接続しているような論理検証装置に対して、その論理検証作業に好適であるよう、信号伝播遅延量を簡単に切り替えることが可能な信号速度変換装置を提供する。 - 特許庁

The output buffer circuit includes selector circuits 1-3 in the pre-stage of the buffer, and is capable of selecting, by the selector logic, signals input into the buffer and inverts the data signal in the inverter, and adjusts the amount of pre-emphasis and the number of pre-emphasis taps by the select signal of the selector logic.例文帳に追加

バッファの前段にセクレタ回路1〜3を有し、インバータは、セレクタ論理によりバッファに入力する信号を選択可能で、データ信号を反転し、セレクタ論理のセレクト信号により、プリエンファシス量とプリエンファシスタップ数を調整する。 - 特許庁

After the test data have been stored, when the logic level of the select signal SL is varied, the selector 22 selects an internal clock CLK generated by an internal oscillating circuit 21, and a core logic part 23 generates output data through the action synchronized with the clock CLK.例文帳に追加

テスト用データが格納された後、セレクト信号ＳＬの論理レベルを変化させると、セレクタ２２は、内部発振回路２１の発生する内部クロックＣＬＫを選択し、コアロジック部２３が該クロックＣＬＫに同期した動作で出力データを生成する。 - 特許庁

The output buffer 3 has a selector 20 on the front stage, and has the variable resistance part 12 in its on resistor, the inversion circuit 22 can select a signal to be input in an output buffer 6 by selector logic, inverts a data signal, and adjusts the pre-emphasis amount of a tap by a select signal of the selector logic.例文帳に追加

出力バッファ３は、前段にセクレタ２０を有し、オン抵抗に可変抵抗部分１２を有しており、反転回路２２は、セレクタ論理により出力バッファ６に入力する信号を選択可能で、データ信号を反転し、そして、セレクタ論理のセレクト信号により、タップのプリエンファシス量を調整する。 - 特許庁

A shift register circuit 41, a latch circuit 42, a decoder 43, a control logic 44, a level shifter 45 and a switch circuit 46 select the ejection waveform element when recording is performed using that ejection pulse and select a pair of the potential lowering element and the potential raising element when recording is not performed.例文帳に追加

また、シフトレジスタ回路４１、ラッチ回路４２、デコーダ４３、制御ロジック４４、レベルシフタ４５、及び、スイッチ回路４６は、この吐出パルスによって記録を行う場合には吐出波形要素を選択し、記録を行わない場合には電位下降要素と電位上昇要素とを対にして選択する。 - 特許庁

A logic circuit comprises a selector which selects and outputs an input signal or specified value according to the value of a select signal, a control gate which controls the selector so that the selector outputs the specified value irrelevantly to the value of the select signal, and a computing element which inputs the output signal of the selector to perform operation.例文帳に追加

選択信号の値に応じて入力信号又は特定値のいずれかを選択して出力する選択器と、選択信号の値に拘わらず選択器が特定値を出力するように選択器を制御する制御ゲートと、選択器の出力信号を入力して演算を行なう演算器とを備える。 - 特許庁

Logic circuits 51 to 52 detect timing at which the magnitude of signal output by each beam detection sensor is replaced, select a signal that the logic circuits output according to the scanning direction of the laser beam, and control the formation starting position of a latent image with the laser beams and the scanning range of the deflection mirror on the basis of the detection timing in the logic circuits.例文帳に追加

各ビーム検知センサが出力する信号の大きさが入れ替わるタイミングを論理回路５１〜５２で検出し、レーザビームの走査方向に応じて論理回路が出力する信号を選択し、論理回路での検出タイミングに基づいてレーザビームによる潜像の形成開始位置と、偏向ミラーの走査範囲を制御する。 - 特許庁

The theme of this invention is a procedure to select the most convenient combination of transport forms from PDUs waiting at a logic channel buffer in the leading of a radio frame, and a procedure to rearrange logic channels by taking the priority of logic channels, their buffer occupation rate, and the transmission time interval of the related transport channel into account.例文帳に追加

本発明の主題は、無線フレームの先頭において、論理ＣＨのバッファにおいて待機中のＰＤＵから、個々に最も都合のよいトランスポート形式の組み合わせを選択する手順、及び、論理チャネルの優先度、それらのバッファ占有度、及び関連するトランスポートＣＨの送信時間インターバルを考慮して論理ＣＨを並び替える手順、である。 - 特許庁

The rendering service further comprises logic that automatically performs the select rendering application (173b) to render the digital document (149) into the output file (159) embodied in the predefined file format.例文帳に追加

該レンダリングサービスは更に、最適なレンダリングアプリケーション(173b)を自動的に実行してディジタルドキュメント(149)を所定のファイル形式の出力ファイル(159)へとレンダリングするロジックを含む。 - 特許庁

The selector 40 alternately selects output data of the prestage flip flops 10A and 10B by a select signal SL, and transfers the selected output data to the logic circuit.例文帳に追加

セレクタ４０は、セレクト信号ＳＬにより、前段フリップフロップ１０Ａ，１０Ｂの出力データを交互に選択して組み合わせ論理回路３０に転送する。 - 特許庁

In dependence on an asserted chip select signal line, a communication protocol, such as a baud rate, clock logic and a clock phase, is switched to enable communication using an optimum communication protocol for each device.例文帳に追加

この際、アサートするチップセレクト信号線に対応させ、ボーレート、クロック論理、クロック位相などの通信プロトコルを切り替えることで、個々のデバイスに最適な通信プロトコルを用いて通信することが出来る。 - 特許庁

After the output data have been stored, when the logic level of the select signal SL is varied, the output data stored are outputted in synchronism with the clock CLK1.例文帳に追加

出力データが格納された後、セレクト信号ＳＬの論理レベルを変化させると、格納された出力データが、クロックＣＬＫ_t に同期して出力される。 - 特許庁

A logic circuit 14 receives a signal outputted from each discrimination device 12, detects a phase of the received signals on the basis of the polarity of the signals to select optimum discrimination data.例文帳に追加

判定器１２より出力された信号を論理回路１４が入力し、該信号の極性を見て受信信号の位相を検出し、最適な判定データを選択する。 - 特許庁

Subsequently, the second switch control circuit sequentially switches the selected second reference voltage to specify two adjacent second reference voltages where the logic value is inverted, and determines to select one from the specified second reference voltages.例文帳に追加

その後、第2スイッチ制御回路は、選択する第2参照電圧を順次切り替えることで、論理値が反転する2つの隣接する第2参照電圧を特定し、特定した第2参照電圧のうちの1つを選択することを決定する。 - 特許庁

The first switch control circuit sequentially switches the selected first reference voltage to specify two adjacent first reference voltages where the logic value is inverted, and determines to select one therefrom.例文帳に追加

第1スイッチ制御回路は、選択する第1参照電圧を順次切り替えることで、論理値が反転する2つの隣接する第1参照電圧を特定し、そのうちの1つを選択することを決定する。 - 特許庁

Buffer selection parts 1042A and 1042B select a buffer 0-2 (105-107) corresponding to the specified logic channel and connects output signals of the FIFO memories 202 and 204 to an input signal of the selected buffer.例文帳に追加

バッファ選択部１０４２Ａ、１０２４Ｂは、特定された論理チャネルに対応するバッファ０〜２（１０５〜１０７）を選択し、ＦＩＦＯメモリ２０２、２０４の出力信号を選択されたそのバッファの入力信号に接続する。 - 特許庁

The user can select more than one destination address for each image, by selecting a plurality of images from a memory 45 according to a transfer logic 75.例文帳に追加

転送ロジック７５により、ユーザは、メモリ４５から１つ以上の画像を探索し選択し、各画像に関する１つ以上の宛先アドレスを選択することができる。 - 特許庁

Each register circuit select a signal inputted to its 1st or 2nd input terminal IN1 or IN2 based on the logic of a shift direction selection/switching signal X.例文帳に追加

各レジスタ回路は、シフト方向選択切替信号Ｘの論理に基づいて、第１および第２の入力端子IN１，IN２のいずかに入力された信号を選択する。 - 特許庁

The "master" display head receives pixels from the "slave" display head in addition to its own pixels, and pixel selection logic in the master display head blends the two pixels or select one to the exclusion of the other.例文帳に追加

「マスター」ディスプレイヘッドは、それ自体の画素に加えて「スレーブ」ディスプレイヘッドから画素を受け取り、マスターディスプレイヘッド中の画素選択論理回路がこの２画素を混合するか、いずれか一方を選択して他方を除外する。 - 特許庁

The memory chip packaged in the package is tested with the internal test pattern (the first test mode) generated in the logic chip or the external test pattern (the second test mode) supplied from the outside according to the mode select signal.例文帳に追加

パッケージに実装されたメモリチップは、モード選択信号に応じて、ロジックチップ内で発生する内部試験パターン（第１試験モード）または外部から供給される外部試験パターン（第２試験モード）を使用して試験される。 - 特許庁

In ST14, a logic connection with the device having the tuner function indicated in the device information stored corresponding to the channel select information of the selected program is established.例文帳に追加

ＳＴ１４では、選択された番組の選局情報と対応付けて記憶されている機器情報で示されたチューナ機能を有する機器と論理的接続を確立する。 - 特許庁

The control valve assembly includes the spool 204, a pilot cap 196 and a seal plate 230 and can select normally open or normally closed control logic and supply speed of pressurized air to a range/splitter cylinder through them.例文帳に追加

制御バルブアセンブリは、スプール204 、パイロットキャップ196 およびシールプレート230 を含み、これらにより、常開または常閉の制御ロジックおよびレンジ／スプリッタシリンダへの加圧空気の供給速度を選択できる。 - 特許庁

The logic interface selection processor 3 is caused to select an ISP communication session which has received the ICMP echo first, and to connect a TCP connection to the routing processor 2.例文帳に追加

論理インタフェース選択処理部３は、先にＩＣＭＰエコーを受信したＩＳＰ通信セッションを選択し、ルーティング処理部２にＴＣＰコネクションを接続させる。 - 特許庁

Conduction terminals 23b and 23c are disposed so that the output signal is output when the logic of the select signal indicates selection and not output when not.例文帳に追加

導通端子２３ｂ及びｃは、選択信号の論理が選択を示す場合に出力信号が出力され、選択を示さない場合に出力信号が出力されないように配置される。 - 特許庁

Further, providing a means for performing smooth transition between the modes to the signal speed converter can allow the signal speed converter to simply select the suitable signal propagation delay amount for the logic verification job.例文帳に追加

また、これらのモード間の移行を滑らかに行なう手段を設けることにより、信号速度変換装置による信号伝播遅延量を簡単に切り替えることが可能となる。 - 特許庁

In changing the frequency division ratio of the frequency divider circuit 11 and the frequency division ratio of a frequency divider circuit 13 of the PLL 12, the internal logic circuit 19 controls a selector 15 via a mask generating circuit 18 before the changing to select a bypass clock 41 not using the PLL 12 and to supply the bypass clock 41 to the internal logic circuit 19 via an AND circuit 17.例文帳に追加

分周回路１１の分周比及びＰＬＬ１２の分周回路１３の分周比を変更する場合には、その前に、内部ロジック回路１９はマスク生成回路１８を介してセレクタ１５を制御して、ＰＬＬ１２を使用しないバイパスクロック４１を選択させ、このバイパスクロック４１をＡＮＤ回路１７を経て内部ロジック回路１９へ供給させる。 - 特許庁

Whereas for weather band, a variation degree of capacitance values is obtained from a logic value of tuning capacitance and a capacitance value of the capacitor specified by tracking, and switches SW1-SWm are controlled so as to select a capacitor of the capacitance value having a difference approximately equal to the variation degree with respect to the logic value of tuning capacitance of the weather band.例文帳に追加

一方、ウェザーバンドに関しては、同調容量の論理値とトラッキングにより特定されたコンデンサの容量値とから容量値のバラツキ度合いを求め、ウェザーバンドの同調容量の論理値に対して上述のバラツキ度合いと同程度の差を有する容量値のコンデンサを選択するようにスイッチＳＷ１〜ＳＷｍを制御する。 - 特許庁

The by-pass select logic circuit 30 generates select signals SelRs0, SelRt0, SelRs1, and SelRt1 by using predicted result flags PrdNtkn1A and PrdNtkn1D being the predicted result of branch instead of an actual branch condition invalidity signal NtknA outputted by a branch unit 52.例文帳に追加

バイパスセレクトロジック回路３０は、ブランチユニット５２が出力する実際の分岐条件不成立信号ＮＴｋｎＡではなく、分岐を予測した結果である予測結果フラグＰｒｄＮＴｋｎ１Ａ、ＰｒｄＮＴｋｎ１Ｄを用いて、セレクト信号ＳｅｌＲｓ０、ＳｅｌＲｔ０、ＳｅｌＲｓ１、ＳｅｌＲｔ１を生成する。 - 特許庁

To provide such a transistor structure that can make a nonvolatile memory semiconductor device, having a flash memory section in which a memory transistor and a select transistor are formed and a logic section, in which a peripheral circuit transistor is formed on the same substrate to operate at high speed by suppressing the gate depletion, particularly in, the select transistor without making the processes complicated.例文帳に追加

メモリトランジスタとセレクトトランジスタとが形成されたフラッシュメモリ部と周辺回路トランジスタが形成されたロジック部とを同一基板上に有する不揮発性メモリ半導体装置において、工程を煩雑化することなく、特にセレクトトランジスタにおけるゲート空乏化を抑制し、高速動作可能なトランジスタ構造を提供する。 - 特許庁

A logic circuit does not select either of the circuit elements so as not to act on the latch output and the operation of the other circuit element fixes the latch output to a high level or a low level at application of power.例文帳に追加

そして、これらの回路エレメントの一方を論理回路により非選択としてラッチ出力に対して作用しないようにし、他方の回路エレメントの作用により電源投入時のラッチの出力をハイレベルまたはローレベルに固定する。 - 特許庁

The method comprises a step of setting a selecting device so as to select a specific bus, a step of erasing at least one EEPROM connected to the serial bus, and a step of writing the configuration code of the programmable logic device via the serial buses.例文帳に追加

本方法は、特定のバスを選択するように選択装置を設定するステップと、該シリアルバスに接続された少なくともひとつのEEPROMを消去するステップと、該シリアルバスを介してプログラマブルロジックデバイス構成コードをEEPROMに書き込むステップとを含む。 - 特許庁

When an error detection section 11 detects an error of a data part and detects no error, a synchronization detection section 13 outputs a logic '1' as a correlation output selection signal to allow a correlation output selection section 10C to select a 2nd correlation detection section 10B.例文帳に追加

誤り検出部１１はデータ部の誤り検出を行なって誤りを検出しないと同期検出部１３は、相関出力選択信号１０５として論理「１」を出力し、相関出力選択部１０Ｃに第２相関検出部１０Ｂを選択させる。 - 特許庁

The voltage comparator with hysteresis is provided with a selector that selects a threshold value by a logic input signal and a plurality of N-MOS transistors (TRs) to change the threshold value so as to select one threshold value among a plurality of the threshold values with a comparatively simple circuit.例文帳に追加

本発明においてはロジック入力信号でしきい値を選択するためのセレクタと、しきい値を変更するためのＮ−ＭＯＳトランジスタを複数個用意することで比較的簡単な回路で複数個のしきい値から一つのしきい値を選択可能とする。 - 特許庁