「semiconductor diffusion」に関連した英語例文の一覧と使い方(18ページ目) - Weblio英語例文検索

Thus, the semiconductor layer surface is coated with the insulating film to suppress surface diffusion, and the Schottky electrode can be intruded only mainly in a depth direction.例文帳に追加

半導体層表面を絶縁膜で被覆することによって、表面拡散が抑制され、主に深さ方向のみにショットキー電極を侵入させることが可能となっている。 - 特許庁

To make diffusion preventing films adhere surely to the inner walls of a mutual connection recessed part by a low-temperature process in a semiconductor integrated circuit device, and to provide the manufacturing method.例文帳に追加

半導体集積回路装置及びその製造方法に関し、低温プロセスによって相互接続用凹部の内側壁に拡散防止膜を確実に被着させる。 - 特許庁

To simply, stably reduce a wafer warping of a diffusion wafer for use in a semiconductor device, and the like, having a high breakdown strength element or a large power element mounted thereon.例文帳に追加

高耐圧素子あるいは大電力素子を搭載した半導体デバイス等に用いられる拡散ウェーハのウェーハ反りの簡便で安定した低減を可能にする。 - 特許庁

To provide a method for manufacturing a semiconductor device in which the breakdown voltage of a gate oxide film does not deteriorate even after long time heat treatment for impurity diffusion.例文帳に追加

不純物拡散のための長時間の熱処理を行っても、ゲート酸化膜の耐圧劣化が生じない半導体装置の製造方法を提供することを目的とする。 - 特許庁

To provide a method for manufacturing a semiconductor device capable of stabilizing an electrical resistance between a capacitor and dopant diffusion region of a transistor low and decreasing the number of processes.例文帳に追加

キャパシタとトランジスタの不純物拡散領域との間の電気抵抗を低く安定化し得て、工程数を削減し得る半導体装置の製造方法の提供。 - 特許庁

To obtain a semiconductor wafer heat-treating device which can prevent the occurrence of the thickness fluctuation of a film or the depth nonuniformity of a diffusion layer when the film or layer is formed on a semiconductor wafer by controlling the temperature in a process tube so that the temperature may become uniform.例文帳に追加

プロセスチューブ内の温度を均一になるように制御して、ウェハの成膜処理や拡散処理において膜厚のばらつきや拡散層の深さの不均一の発生を防止できる半導体ウェハの熱処理装置を得る。 - 特許庁

An n^++ diffusion layer 3 is formed by ion implantation or diffuison method in the dicing region of the semiconductor wafer 1, in such a manner that it may reach an n^++ layer 11 formed in a deep place of the semiconductor wafer 1 from the front surface of the wafer.例文帳に追加

半導体ウェハ１のダイシング領域にｎ^＋＋拡散領域３を、ウェハ表面から、半導体ウェハ１の深いところに設けられたｎ^＋＋層１１に達するように、イオン注入法や拡散法により形成する。 - 特許庁

After the temperature of the semiconductor wafer reaches approximately 1,200°C, the wafer is fixed at the stopped position, and oxidation or diffusion process is carried out, while stopping feeding of nitrogen gas and instead, feeding oxygen gas (O2) to the semiconductor wafer.例文帳に追加

そして、半導体ウエハの温度が約１２００゜Ｃに達した後は、停止位置に固定した状態で、窒素ガスの供給を停止し、代わりに酸素ガス（Ｏ2）を半導体ウエハに供給しながら、酸化または拡散処理を行う。 - 特許庁

An impurity region 19 having the same impurity concentration with that of the impurity region 17 is formed at the same depth of that of the impurity region 17 from the surface of the semiconductor substrate 11 in the semiconductor substrate 11 under the diffusion layer 18.例文帳に追加

拡散層１８下で半導体基板１１の表面から不純物領域１７と同じ深さの半導体基板１１内に、不純物領域１７と同じ不純物濃度を持つ不純物領域１９が形成されている。 - 特許庁

With this setup, even if the nitride semiconductor device is possessed of an N-type electrode formed of multilayred thin film, diffusion of elements into the N-type electrode can be controlled easily, and the nitride semiconductor device with an N-type electrode which is high in adhesion and excellent in ohmic properties can be obtained.例文帳に追加

このことにより、薄膜の多層膜からなるｎ型電極を有していても、各元素拡散の制御を容易にし、且つ密着性、オーミック性に優れるｎ型電極を有する窒化物半導体素子となる。 - 特許庁

A solid-state image pickup device has a semiconductor substrate 100 having a pixel region and a peripheral region, and plural diffusion layers 102, 103 formed in the pixel region of the semiconductor substrate 100 and arranged in a matrix form.例文帳に追加

固体撮像素子は、画素領域と周辺領域とを有する半導体基板１００と、半導体基板１００の画素領域に形成され、行列状に配置された複数の拡散層１０２、１０３とを備えている。 - 特許庁

A layer p11 being a second conductivity type semiconductor layer is formed in the vicinity of an end of a transfer gate TG of a layer n2 being a first conductivity type semiconductor layer forming floating diffusion FD in an imaging element comprising a CMOS.例文帳に追加

CMOSからなる撮像素子における、フローティングディフュージョンＦＤを形成する第１導電型半導体層である層ｎ２の転送ゲートＴＧの端部付近に、第２導電型半導体層である層ｐ１１を形成する。 - 特許庁

To provide a semiconductor device which can easily obtain a structure holding reliability of an npn-type bipolar transistor mounted on a surface of a semiconductor substrate having a diffusion layer as an element isolation layer; and to provide its manufacturing method.例文帳に追加

素子分離層として拡散層を有する半導体基板の表面に搭載されるＮＰＮ型バイポーラトランジスタの信頼性を確保する構造を容易に得ることのできる半導体装置及びその製造方法を提供する。 - 特許庁

To provide a method for heat-treating a semiconductor substrate capable of satisfactorily activating an impurity diffusion layer without causing temperature unevenness or a hot spot on the semiconductor substrate, and to provide a heat treatment device.例文帳に追加

半導体基板に温度むらやホットスポットを生じさせることなく、不純物拡散層を充分に活性化させ、かつ、不純物拡散層を所望のプロファイルにすることができる熱処理方法および熱処理装置を提供する。 - 特許庁

A charge accumulation film and a gate electrode 105 are formed on a semiconductor layer, and two first conductivity diffusion regions A and B are formed in semiconductor layers on both sides of a channel region formed below the gate electrode 105.例文帳に追加

半導体層上に電荷蓄積膜とゲート電極１０５を形成し、ゲート電極１０５の下部に形成されたチャネル領域の両側の半導体層に２つの第１導電型の拡散領域Ａ及びＢを形成する。 - 特許庁

A manufacturing method for a vertical bipolar transistor has the following steps of: implanting impurities over a plurality of times while changing an implantation energy when forming an impurity diffusion region in a semiconductor substrate 4; and subsequently subjecting the semiconductor substrate 4 to heat treatment.例文帳に追加

半導体基板４に不純物拡散領域を形成する際に、注入エネルギーを変えながら複数回に亘って不純物を注入する工程と、その後に半導体基板４を熱処理する工程を備えている。 - 特許庁

To provide a semiconductor device and manufacturing method thereof in which diffusion layers obtained from a desired channel width can be formed without depending on a transistor size, in the semiconductor device consolidated with memories or logics of different transistor sizes.例文帳に追加

トランジスタサイズの異なるメモリ、ロジックなどを混載する半導体装置において、トランジスタサイズに依存することなく、所望のチャネル幅が得られる拡散層を形成することが可能な半導体装置およびその製造方法を提供する。 - 特許庁

First and second n-type semiconductor parts 203a and 203b are provided on the surface of the p-type semiconductor layer 202, while a p-type surface diffusion part 206 is provided between the first and second n-type semiconductors 203a and 203b.例文帳に追加

Ｐ型半導体層２０２の表面部分に、第１および第２Ｎ型半導体部２０３ａ，２０３ｂをすると共に、この第１および第２Ｎ型半導体部２０３ａ，２０３ｂの間に、Ｐ型表面拡散部２０６を備える。 - 特許庁

The headlight 1 is provided with a semiconductor laser 3 emitting laser beams, and a light-emitting part 7 including a fluorescent material emitting fluorescence by receiving the laser beams emitted from the semiconductor laser and diffusion particles for diffusing the laser beams.例文帳に追加

ヘッドランプ１は、レーザ光を出射する半導体レーザ３と、半導体レーザから出射されたレーザ光を受けて蛍光を発する蛍光物質およびレーザ光を拡散させる拡散粒子を含む発光部７とを備えている。 - 特許庁

To provide a manufacturing method of a semiconductor device in which a self-alignment structure of high precision is formed, and an impurity element forming a diffusion layer is ion-implanted in a semiconductor layer, to improve characteristics.例文帳に追加

高精度のセルフアライメント構造を形成して半導体層に拡散層を形成する不純物元素のイオン注入を行うことにより、特性の向上を図る半導体装置を製造する半導体装置の製造方法を提供する。 - 特許庁

After the thermal diffusion, when etching performs a pn junction isolation by using a substrate surface treatment apparatus, the semiconductor substrate 1 is installed in a conveyance roller 6 so that the upper side 7 of the semiconductor substrate 1 may turn to the up-stream conveyance direction.例文帳に追加

熱拡散後、基板表面処理装置を使用して、ｐｎ接合分離をエッチングによって行うとき、半導体基板１の上辺７が搬送方向上流側に向くように、半導体基板１を搬送ローラ６に設置する。 - 特許庁

To provide a method of manufacturing a high-breakdown voltage semiconductor device, which can avoid increase in a junction leakage, due to a damaged region generated on a semiconductor substrate at the formation of an LDD low-concentration impurity diffusion structure in the case where an offset region is provided.例文帳に追加

オフセット領域を設ける場合、ＬＤＤ構造を形成する際に半導体基板に生成するダメージ領域に起因して接合リークが増加することを回避できる高耐圧半導体装置の製造方法を提供する。 - 特許庁

In the semiconductor device, an NMOS transistor Q11 formed in an NMOS transistor forming region A1 is constituted so that a source-drain region 15 is formed by passing through a buried oxide film 4 to a threshold voltage diffusion layer 18 of a semiconductor substrate 1.例文帳に追加

ＮＭＯＳ形成領域Ａ１に形成されるＮＭＯＳトランジスタＱ１１において、ソース・ドレイン領域１５は埋め込み酸化膜４を貫通して半導体基板１の閾値電圧制御拡散層１８に達して形成される。 - 特許庁

To provide a method for preventing diffusion of boron between a first region and a second region adjoining to the first region of a semiconductor component element containing boron as the dopant, when the semiconductor component element is formed.例文帳に追加

半導体構成要素の製造時に、ドーパントとしてホウ素を含む半導体構成要素の第１の領域と該第１の領域に隣接する構成要素の第２の領域の間でのホウ素の拡散を防止する方法の提供。 - 特許庁

METHOD FOR MANUFACTURING COMPOUND SEMICONDUCTOR AND COMPOUND INSULATING BODY USING CHEMICAL REACTION AND DIFFUSION BY HEATING, COMPOUND SEMICONDUCTOR AND COMPOUND INSULATING BODY BY USING THIS METHOD, AND PHOTOCELL, ELECTRONIC CIRCUIT, TRANSISTOR, AND MEMORY BY USING THEM例文帳に追加

加熱による化学反応と拡散を利用する化合物半導体及び化合物絶縁体の製造方法と、この方法による化合物半導体及び化合物絶縁体、これを利用する光電池、電子回路、トランジスター及びメモリー - 特許庁

Transistors 13 and 14 formed on a semiconductor substrate are provided with a gate electrode formed through a gate insulating film, and first and second diffusion layers formed in the semiconductor substrate positioned at the both sides of the gate electrode.例文帳に追加

半導体基板上に形成されたトランジスタ１３，１４は、ゲート絶縁膜を介して形成されたゲート電極と、このゲート電極の両側に位置する半導体基板内に形成された第１、第２の拡散層とを有している。 - 特許庁

A three-layer light transparent film constituted of a first silicon oxide film 105, a silicon nitride film 106 and a second silicon oxide film 107 is arranged on the n-type diffusion layers 103, 103 and on the p-type semiconductor layer 102 between the two n-type diffusion layers 103, 103.例文帳に追加

このＮ型拡散層１０３，１０３上と、この２つのＮ型拡散層１０３，１０３の間のＰ型半導体層１０２の上に、第１シリコン酸化膜１０５と、シリコン窒化膜１０６と、第２シリコン酸化膜１０７との３層の光透過性膜を配置する。 - 特許庁

To provide a new light emitting element that utilizes a positive diffusion over a deposition layer, not considering an interfacial order between a compound semiconductor substrate and the deposition layer formed thereon and a mutual diffusion as the problems, and to provide a method for manufacturing the same.例文帳に追加

化合物半導体基板とその上に形成される成膜層との界面順位や相互拡散の影響を問題と捉えず、成膜層へ積極的に拡散させることを利用する新規な発光素子及びその作製方法を提供することを目的とする。 - 特許庁

To provide a method for manufacturing a semiconductor device having a stable low on voltage characteristic, by activating a rear-surface diffusion layer and improving the front-surface concentration of the rear-surface diffusion layer so as to obtain satisfactory contact of prescribed injection efficiency and a rear-surface electrode.例文帳に追加

裏面拡散層の活性化を図り、かつ裏面拡散層の表面濃度を高くし、所定の注入効率と裏面電極との良好なコンタクトを得ることで、安定した低オン電圧特性を有する半導体装置の製造方法を提供する。 - 特許庁

An isolated area 3 formed of dispersed insulator layer is formed in an element formation area on a semiconductor substrate 1, and diffusion layers 6 are formed on both sides of the isolated area 3, and then electrodes are connected to the respective diffusion layers 6 to form an anti-fuse.例文帳に追加

半導体基板１上の素子形成領域内に、分散絶縁物層からなる分離領域３を形成するとともにこの分離領域３の両側にそれぞれの拡散層６を形成し、それぞれに電極を接続し、アンチヒューズ素子とする。 - 特許庁

To easily enlarge the dynamic range of an output signal in a charge detecting device receiving a signal charge in a stray diffusion region formed on a semiconductor substrate 20 and outputting the output signal corresponding to the potential VFD of the stray diffusion region 22.例文帳に追加

半導体基板２０上に形成された浮遊拡散領域２２に信号電荷を受けて、その浮遊拡散領域２２の電位ＶＦＤに応じた出力信号を出力する電荷検出装置において、簡単に、出力信号のダイナミックレンジを広げること。 - 特許庁

In a semiconductor device, an n+-type drain diffusion areas 4 which is formed as an impurity diffusion layer is formed in the n-type silicon layer (silicon active layer) of an SOI substrate constituted by forming the silicon layer 3 on a single-crystal silicon substrate 1 through a silicon oxide insulating layer 2.例文帳に追加

単結晶シリコン基板１上にシリコン酸化膜からなる絶縁層２を介してｎ形シリコン層（シリコン活性層）３を有するＳＯＩ基板のｎ形シリコン層３に不純物拡散層たるｎ^+形ドレイン拡散領域４が形成されている。 - 特許庁

The capacitor element 4 includes a diffusion layer 12b in the surface region of the semiconductor substrate 10, a gate insulating layer 15b on the diffusion layer 12b, a second polysilicon layer 13b on the gate insulating layer 15b, and a second silicide layer 14b on the second polysilicon layer 13b.例文帳に追加

容量素子４は、半導体基板１０の表面領域の拡散層１２ｂと、拡散層１２ｂ上のゲート絶縁層１５ｂと、ゲート絶縁層１５ｂ上の第２ポリシリコン層１３ｂと、第２ポリシリコン層１３ｂ上の第２シリサイド層１４ｂとを備える。 - 特許庁

A bonding wire for semiconductor comprises an outer peripheral part 2 formed of a conductive metal, a core 1 made of an alloy formed mainly of the metal, and a diffusion layer 3 disposed between the core and the outer peripheral part, the diffusion layer having a concentration gradient.例文帳に追加

導電性の金属からなる外周部２と、前記金属を主成分とする合金からなる芯線１と、さらにその芯線と外周部の間に拡散層３を有し、前記拡散層が濃度勾配を有することを特徴とする半導体用ボンディングワイヤである。 - 特許庁

To provide a method for manufacturing a semiconductor device wherein the amount of flares of redistribution of impurities accompanying transient enhanced diffusion phenomenon (TED) and regular thermal treatment is restrained, when the impurities having different re-diffusion length property are annealed after ion implantation.例文帳に追加

異なる再拡散長特性を有する不純物をイオン注入後アニールするに際し、過渡増速拡散現象（ＴＥＤ）及び通常の熱処理に伴う不純物の再分布の拡がり量を抑制した半導体装置の製造方法を提供する。 - 特許庁

A semiconductor memory device includes a bit line diffusion layer 11, a bit line insulating film 12, an ONO insulating film 4, a second gate electrode 6, a contact diffusion layer 13, an interlayer insulating film 9, a contact electrode 8, an ultraviolet-ray blocking film 22, and an ultraviolet-ray blocking film 21.例文帳に追加

半導体記憶装置は、ビット線拡散層１１と、ビット線絶縁膜１２と、ＯＮＯ絶縁膜４と、第２ゲート電極６と、コンタクト拡散層１３と、層間絶縁膜９と、コンタクト電極８と、紫外線遮光膜２２と、紫外線遮光膜２１とを備える。 - 特許庁

To suppress an increase in junction leakage current without causing corrosion or the like in an impurity diffusion region, to completely decrease a resistance value of the impurity diffusion region, and to provide a further microscopic, highly integrated, low electric power consumption, and high speed operational semiconductor device.例文帳に追加

不純物拡散領域の侵食等を生ぜしめることなく接合リーク電流の増大を抑制して不純物拡散領域の抵抗値を十分に低減し、更なる微細化・高集積化を実現して、低消費電力で高速動作を可能とする。 - 特許庁

To provide a power semiconductor device wherein thermal stress is small, a terminating end length is short since a guard ring diffusion layer is shallow, the variation of the depth of the guard ring diffusion layer is small, the working process difficulty of a fine element structure is low and loss is low, and its manufacturing method.例文帳に追加

熱ストレスが小さく、ガードリング拡散層が浅いため終端長が短く、ガードリング拡散層の深さのばらつきが小さく、微細な素子構造の加工プロセス難度が低く、損失が低い電力用半導体装置及びその製造方法を提供する。 - 特許庁

To provide a horizontal diffusion furnace capable of, without being complicated, manufacturing a diffused wafer having high in-plane uniformity of the depth of a diffusion layer across a wafer surface including a center portion and an outer peripheral portion, and a method for heat-treating a semiconductor wafer using the same.例文帳に追加

横型拡散炉が煩雑化することなく、中心部と外周部を含むウェーハ面内の拡散層深さの面内均一性が高い拡散ウェーハを製造することができる横型拡散炉及びそれを用いた半導体ウェーハの熱処理方法を提供する。 - 特許庁

The bulk semiconductor material includes a minority charge carrier diffusion length property configured to substantially match a predetermined hole diffusion length value and a thickness configured to substantially match a predetermined photodiode layer thickness.例文帳に追加

バルク半導体材料は、予め決められた正孔拡散距離値に実質的に一致するように構成されている少数電荷担体拡散距離特性と、予め決められたフォトダイオード層厚に実質的に一致するように構成されている厚みとを含んでいる。 - 特許庁

Optical carriers generated inside an N-type impurity diffusion layer 8, formed on the surface of an N-type epitaxial layer 6 on a P-type semiconductor substrate 1 move into a depletion layer by a built-in field made by the concentration slope of impurity diffusion, and a photocurrent is generated.例文帳に追加

Ｐ型半導体基板１上のＮ型エピタキシャル層６表面に形成されたＮ型不純物拡散層８内で発生した光キャリアは、不純物拡散の濃度傾斜による内蔵電界により空乏層中まで移動し、光電流が生じる。 - 特許庁

Then, a p-type diffusion region 4a is formed on the surface of the n-type semiconductor layer 2 at least on the side of the gate region 3 of the drain region 4 and a drain electrode 7 is formed, so as to be connected to the p-type diffusion region 4a.例文帳に追加

そして、ドレイン領域４の少なくともゲート領域３側におけるｎ形半導体層２の表面にｐ形の拡散領域４ａが形成され、そのｐ形拡散領域４ａに接続されるようにドレイン電極７が形成されている。 - 特許庁

An npn-type bipolar transistor Bip1 consisting of an epitaxial layer 2, a base diffusion layer 5, a base connection layer 4 and an emitter diffusion layer 6, and a pn-junction diode D1 consisting of the epitaxial layer 2 and an anode layer 3 are formed on a semiconductor substrate 1.例文帳に追加

半導体基板１上に、エピタキシャル層２、ベース拡散層５、ベース接続層４、エミッタ拡散層６からなるｎｐｎ型バイポーラトランジスタＢｉｐ１と、前記半導体基板１上に、前記エピタキシャル層２、アノード層３からなるｐｎ接合ダイオードＤ１とを形成する。 - 特許庁

The vertical transistor has a semiconductor region, a columnar region provided on the semiconductor region, a gate insulating film provided covering a side face of the columnar region, a gate electrode provided on the gate insulating film, a first impurity diffusion region provided over the columnar region, and a second impurity diffusion region provided in the semiconductor region to surround the columnar region.例文帳に追加

縦型トランジスタは、半導体領域と、半導体領域上に設けられた柱状領域と、柱状領域の側面を覆うように設けられたゲート絶縁膜と、ゲート絶縁膜上に設けられたゲート電極と、柱状領域の上部に設けられた第１の不純物拡散領域と、半導体領域内に柱状領域を囲むように設けられた第２の不純物拡散領域と、を有する。 - 特許庁

A method for forming the diffusion barrier for the copper wiring includes steps for supplying a semiconductor, forming a dielectric layer over the semiconductor, forming a trench in the dielectric layer, forming the diffusion barrier including a TiNSi in the trench using a chemical vapor deposition method (CVD), and forming an (α-Ta) layer having a body-centered cubic structure on the diffusion barriers.例文帳に追加

銅線用拡散バリアを形成する方法であって、 半導体を供給すること、 前記半導体上に誘電体層を形成すること、 前記誘電体層中にトレンチを形成すること、 化学気相成長法（ＣＶＤ）を用いて前記トレンチ中に窒化チタンケイ素を含む拡散バリアを形成すること、及び 前記拡散バリア上に体心立方構造をもつアルファ相タンタル（α‐Ｔａ）層を形成することを含む方法が提供される。 - 特許庁