「semiconductor diffusion」に関連した英語例文の一覧と使い方(33ページ目) - Weblio英語例文検索

The functional fiber or the functional textile product, which radiates infrared rays and charged particles, is provided, being obtained by the following steps that semiconductor particles are dispersed in a predetermined dispersion and selectively dispersed in the crystal interface regions or noncrystalline regions of a fibrous polymer to effect infiltration/diffusion into the fibrous polymer.例文帳に追加

赤外線及び荷電粒子を放射する機能性繊維又は機能性繊維製品は、所定の分散液中で半導体粒子を分散させ、半導体粒子を繊維高分子の結晶界面領域又は非結晶領域に選択的に分散させ浸透拡散することにより作成する。 - 特許庁

To improve hygroscopicity while raising a mechanical strength in a barrier insulating film or a main insulating film on it, and to further reduce a dielectric constant, and particularly to provide a film depositing method and a semiconductor device which can further reduce a specific dielectric constant while especially maintaining a copper diffusion preventing function in the barrier insulating film.例文帳に追加

バリア絶縁膜やその上の主絶縁膜において機械的強度を高めるとともに、吸湿性を改善し、かつ、更なる低誘電率化を図ること、特にバリア絶縁膜では銅拡散防止機能を維持しつつ、比誘電率を更に低減させることができる成膜方法及び半導体装置を提供する。 - 特許庁

Bonding property of a barrier layer to a foundation dielectric is improved by forming a bonding/interlaminar region (410) of a semiconductor substrate element (404) before deposition of a barrier layer (412), strength to the next mutual connection layer is improved without changing function of a barrier layer, and diffusion of Cu into a dielectric substrate is limited.例文帳に追加

バリア層（４１２）の堆積前に半導体基板素子（４０４）の接着／層間領域（４１０）を形成することによって、下地の誘電体に対するバリア層の接着性を改善し、バリア層の機能を変えることなく、次の相互接続層に対する強度を高め、Ｃｕの誘電体基板内への拡散を制限する。 - 特許庁

A carbon layer (22) is offset to depart from a gate electrode (15), relative to the tip of a source/drain extension region (18) of a field effect transistor formed in a semiconductor substrate (11); and is positioned to enclose a source/drain impurity diffusion region, in sectional profile.例文帳に追加

半導体基板（１１）に形成される電界効果型トランジスタのソース・ドレインエクステンション領域（１８）の先端に対してゲート電極（１５）から離れる方向にオフセットし、かつ、断面プロファイルでソース・ドレイン不純物拡散領域を取り囲んで位置する炭素層（２２）を有することを特徴とする半導体装置。 - 特許庁

The semiconductor light emitting element comprises a GaN buffer layer 102, a non-doped GaN layer 103, an n-type GaN contact layer 104, an n-type AlGaN lower cladding layer 105, a multiple quantum well light emitting layer 106, a p-type AlGaN upper cladding layer 107 and a p-type GaN current diffusion layer 108 sequentially laminated on a sapphire substrate 101.例文帳に追加

サファイア基板１０１上に、ＧａＮバッファ層１０２、ノンドープＧａＮ層１０３、ｎ型ＧａＮコンタクト層１０４、ｎ型ＡｌＧａＮ下クラッド層１０５、多重量子井戸発光層１０６、ｐ型ＡｌＧａＮ上クラッド層１０７およびｐ型ＧａＮ電流拡散層１０８が順次積層されている。 - 特許庁

To provide a Cu alloy sputtering target for obtaining a base film or the like excellent in close contact with a glass substrate and an Si film, having a high diffusion barrier property in Si and Cu, hardly generating blistering of a film and film separation even when exposed to a hydrogen plasma atmosphere, and to provide a method of manufacturing a Cu wiring film of a semiconductor device.例文帳に追加

ガラス基板やＳｉ系膜との密着性に優れ、ＳｉとＣｕとにおける高い拡散バリア性を有し、尚且つ水素プラズマ雰囲気に曝されても膜の膨れや膜剥がれが発生し難い、下地膜等を得るためのＣｕ合金スパッタリングターゲットおよび半導体装置のＣｕ配線膜の製造方法を提供する。 - 特許庁

To lower the collector-emitter saturation voltage for an NPN transistor of a semiconductor device by surely connecting an N+ diffusion area as a collector lead-out region to an N+ additional embedded layer formed between 1st and 2nd epitaxial layers.例文帳に追加

半導体装置のＮＰＮトランジスタにおいて、コレクタ導出領域となるＮ^+型拡散領域と第１エピタキシャル層と第２エピタキシャル層との間に形成されるＮ^+型付加埋め込み層とを確実に連結させることで、ＮＰＮトランジスタにおけるコレクタ−エミッタ間飽和電圧を低減させることを目的とする。 - 特許庁

To provide a technology for shortening such a time as the resistance between main electrodes becomes the on resistance under steady state when transition is made from off state to on state in a semiconductor device having an impurity diffusion region of a conductivity type different from that of a drift layer within a range surrounding the footprint of a trench in the drift layer.例文帳に追加

ドリフト層内においてトレンチの底面を取り囲む範囲に、ドリフト層とは異なる導電型の不純物拡散領域を備えている半導体装置の、オフ状態からオン状態に移行する際の主電極間の抵抗が定常状態のオン抵抗となる時間を短縮化する技術を提供する。 - 特許庁

When an excessive positive surge voltage is generated at a source electrode 16 of a semiconductor device 20, a parasitic diode 27 including parasitic diodes 25 and 26 plus the high-concentration diffusion layer 13 and electrode extraction layer 14 as current paths is turned on, which causes a ESD current to escape from the source electrode 16 toward the drain electrode 17.例文帳に追加

半導体装置２０のソース電極１６に過大な正のサージ電圧が生じると、寄生ダイオード２５，２６に加えて、高濃度拡散層１３及び電極取り出し層１４を経路として含む寄生ダイオード２７がオンしてソース電極１６側からドレイン電極１７側にＥＳＤ電流を逃がす。 - 特許庁

Upper surface portion and right and left side face portions of the semiconductor region 12 along the end of the gate electrode 15 on the drain region side is covered with a selective insulating film 171 thicker than the gate insulating film 14, and a lightly doped n^--type impurity diffusion layer 172 is formed beneath the selective insulating film 171 (offset structure 17).例文帳に追加

ドレイン領域側のゲート電極１５の端部近傍に沿う半導体領域１２の上面及び左右側面の部分はゲート絶縁膜１４よりも厚い選択的絶縁膜１７１で覆われ、選択的絶縁膜１７１下には、低濃度Ｎ^−型不純物拡散層１７２が形成される（オフセット構造１７）。 - 特許庁

To provide a method of depositing a SiC-based film of low dielectric constant having excellent characteristic as a barrier film or the like for preventing diffusion of metal of a wiring layer into an interlayer dielectric, and also to provide a manufacturing method of semiconductor device using the SiC deposited with the method as a barrier film.例文帳に追加

配線層の金属の層間絶縁膜中への拡散を防止するバリア膜等として優れた特性を有する低誘電率のＳｉＣ膜を成膜することができるＳｉＣ系膜の成膜方法、及びその成膜方法により成膜されるＳｉＣ膜をバリア膜として用いた半導体装置の製造方法を提供する。 - 特許庁

This magnetic substance is formed by making electrons movable between adjacent quantum dots and including the flat-band structure, in which energy diffusion of electrons hardly depends on wave number, in an electron energy band by locating the semiconductor quantum dots, with which the area of high energy potential is formed around the periphery and the electrons are contained, on grid points.例文帳に追加

格子点上に、周囲にエネルギーポテンシャルの高い領域が形成され電子が閉じ込められた半導体量子ドットを配置することにより、隣接した量子ドット間を電子が移動可能であり、電子のエネルギー分散が波数依存性をほとんど持たないフラットバンド構造が電子エネルギーバンドに含まれるようにすることにより磁性体が形成される。 - 特許庁

In a method of manufacturing a semiconductor device, a conductive material between the lower electrode section for composing the capacitive element and the resistive element is removed partially to form a removed part, thus breaking the thermal diffusion of impurities in the film due to heat treatment in the formation of the dielectric film of the capacitive element and preventing the concentration of impurities in the resistive element from changing.例文帳に追加

本発明の半導体装置の製造方法は、容量素子を構成する下部電極部と抵抗素子との間の導電性材料を部分的に除去して除去部を形成することにより、容量素子の誘電体膜形成時の熱処理による膜中の不純物の熱拡散が遮断され、抵抗素子の不純物の濃度変化を起させない。 - 特許庁

In the method of manufacturing a semiconductor device having a barrier film having a copper diffusion preventing function on a wiring containing copper, the wiring groove TR1 is first formed on a substrate and a barrier metal layer 16 is deposited on the internal wall surface of the wiring groove, and then, a seed layer including a catalyst metal 17a for substitutional plating for forming the upper surface barrier film is formed.例文帳に追加

銅を含む配線上に銅拡散防止機能を有するバリア膜を有する半導体装置の製造方法であって、まず、基板に配線溝ＴＲ１を形成し、配線溝の内壁面にバリアメタル層１６を堆積した後、上面バリア膜形成のための置換めっき用触媒金属１７ａを含むシード層を形成する。 - 特許庁

The semiconductor device comprises a protective element region 13 and a memory cell region 12 which are formed separately across an element separation region 14 on a first conductive region 1, a MONOS memory cell formed on the memory cell region 12, a MOS transistor formed on the protective element region 13, and a first conductive diffusion layer 5 formed in the protective element region 13.例文帳に追加

第１導電型領域１上に素子分離領域１４で分離形成された保護素子領域１３およびメモリセル領域１２と、メモリセル領域上に形成されたＭＯＮＯＳ型メモリセルと、保護素子領域上に形成されたＭＯＳ型トランジスタと、保護素子領域に形成された第１導電型拡散層５とを備える。 - 特許庁

To provide a silicon wafer and a production method thereof capable of effectively inhibiting diffusion of heavy metal from a back face of the silicon wafer to a device active region while keeping a good deflective strength by applying predetermined surface treatment during a subsequent process of a semiconductor device process for forming a device structure to provide a gettering sink layer.例文帳に追加

デバイス構造を形成した半導体デバイスプロセスの後工程において、所定の表面処理を施して、ゲッタリングシンク層を設けることにより、良好な抗折強度を維持しつつ、シリコンウェーハ裏面からデバイス活性領域への重金属の拡散を有効に抑制することができる、シリコンウェーハ及びその製造方法を提供することにある。 - 特許庁

An active layer 1, a light confinement layer and a reflection structure for initiating laser oscillation are formed on a substrate 5, the upper light confinement layer is made a ridge structure, a part of a compound semiconductor on the substrate 5 is made as a semi-insulating layer through impurity diffusion, and the region of the active layer 1 is set to be positioned directly under the ridge structure.例文帳に追加

基板上に活性層と光閉じ込め層とレーザ発振を起こさせるための反射構造とを形成し、上部の光閉じ込め層をリッジ構造にし、基板上に有する化合物半導体の一部を不純物拡散によって半絶縁層化した層により、活性層の領域をリッジ構造の直下に設定する。 - 特許庁

After the polycrystalline silicon layer 5 is formed via an insulation film 3 on one surface of a semiconductor substrate 1, a first oxide film 6, which does not comprise an impurity element adjusting the diffusion of an impurity element, is formed and then a second oxide film 7 comprising an impurity element is formed.例文帳に追加

半導体基板１の一方の表面上に絶縁膜３を介して多結晶シリコン層５を形成した後、不純物元素の拡散を調整する不純物元素を含まない第１の酸化膜６を形成し、次いで、不純物元素を含む第２の酸化膜７を形成したことを特徴とする多結晶シリコン抵抗５１の製造方法。 - 特許庁

The cap type optical part 13 is equipped with an included angle light diffusion reflecting section 25 for reflecting included angle radiation light Pn emitted from a semiconductor light emitting element 3 in almost all directions from the central axis Ax with an included angle relative to the central axis Ax smaller than a preset angle θ1 so that the light goes out from the peripheral surface 24.例文帳に追加

キャップ型光学部品１３は、中心軸Ａｘとの間の挟角が所定角度θ１よりも小さい角度で半導体発光素子３から出射される挟角放射光Ｐｎを、中心軸Ａｘを中心に略放射状に反射して外周面２４から出射させる挟角光拡散反射部２５を有する。 - 特許庁

To provide a reverse blocking insulated gate type bipolar transistor for reducing the occupation area ratio of the isolation region per chip, which becomes a problem if the thickness of a thin wafer (semiconductor substrate) is equal to 150 μm or less, which can avoid the tradeoff between on voltage property and turn off loss, and also for shortening diffusion time, and its fabrication method.例文帳に追加

オン電圧特性とターンオフ損失とのトレードオフを回避できる１５０μｍ以下の薄いウェハ（半導体基板）の場合でも問題となる一チップあたりの分離領域の占有面積比率を小さくすることができ、拡散時間の短縮も図れる逆阻止型絶縁ゲート形バイポーラトランジスタおよびその製造方法の提供。 - 特許庁

On the outer periphery of isolated semiconductor elements constituting a low potential reference circuit LV and a high potential reference circuit HV, an n-type guard ring 42c, and the like, are formed, and a deep n-type diffusion region 42b having the same conductivity type as that of the n-type guard ring buried layer 42c is formed on the buried insulating film 2b side of an active layer 2c.例文帳に追加

低電位基準回路部ＬＶおよび高電位基準回路部ＨＶを構成する絶縁分離された半導体素子の外周に、ｎ型ガードリング４２ｃ等を形成すると共に、活性層２ｃの埋込絶縁膜２ｂ側にｎ型ガードリング埋込層４２ｃ等と同じ導電型の深いｎ型拡散領域４２ｂ等を形成する。 - 特許庁

In an outer peripheral part of the semiconductor substrate 1, a first material film 2 and a second material film 3 having a metal diffusion preventing function, and a third material film 4 sufficiently slow in an etching rate to a first chemical relative to the first material film 2 and sufficiently slow in an etching rate to a second chemical relative to the second material film 3 are formed in that order.例文帳に追加

半導体基板１の外周部に、金属拡散の防止機能を有する第１材料膜２及び第２材料膜３、第１薬液に対するエッチングレートが第１材料膜２よりも十分遅く、且つ、第２薬液に対するエッチングレートが第２材料膜３よりも十分遅い第３材料膜４、をこの順に順次成膜する。 - 特許庁

According to the above configuration, the stack of the first electrode layer having small diffusion with respect to the active layer composed of the oxide semiconductor and the second electrode layer having a low specific resistance provides excellent FET characteristics at the interface between the active layer and the electrode layer, thereby obtaining a FET that has low-resistance electrodes.例文帳に追加

上記構成によれば、酸化物半導体からなる活性層に対する拡散が小さい第１の電極層と、比抵抗が小さい第２の電極層を積層することにより、活性層と電極層の層界面でのＦＥＴ特性が良好であり、電気抵抗の小さい電極を備えたＦＥＴを得ることが可能である。 - 特許庁

A method of manufacturing a semiconductor device includes steps of: forming a copper oxide film 21 only on the surface of wiring 15 embedded in an interlayer insulating film 12 and composed of copper or a copper alloy; selectively removing the copper oxide film 21; and forming the cap film 31 which prevents the diffusion of copper only on areas from which the copper oxide film 21 is removed.例文帳に追加

層間絶縁膜１２に埋め込まれた銅もしくは銅合金からなる配線１５の表面のみに酸化銅膜２１を形成する工程と、酸化銅膜２１を選択的に除去する工程と、酸化銅膜２１を除去した領域のみに銅の拡散を防止するキャップ膜３１を形成する工程とを備えた半導体装置の製造方法である。 - 特許庁

To form an FET having good characteristics by raising the concentration of nitride in the vicinity of the surface of a gate insulating film on the side reverse to the interface of the gate insulating film and a silicon substrate, while suppressing diffusion of nitrogen to the vicinity of the interface, in a process for fabricating a semiconductor device by forming a gate insulating film containing nitrogen on the silicon substrate.例文帳に追加

シリコン基板上に窒素含有ゲート絶縁膜を形成する半導体装置の製造方法であって、ゲート絶縁膜のシリコン基板との界面付近への窒素の拡散を抑制しつつ、界面とは逆側のゲート絶縁膜の表面付近の窒素濃度を高めることにより、良好な特性を有するＦＥＴを形成する。 - 特許庁

To provide a semiconductor device and a manufacturing method thereof wherein the generation of its leakage current can be prevented from a shared contact into a substrate, even though it has a wiring present on a separative insulating film, side walls formed on the side surfaces of the wiring, and the shared contact whereby the wiring and an impurity diffusion layer are connected on an active region.例文帳に追加

分離絶縁膜上の配線と、この配線の側面上に形成されたサイドウォールと、配線と活性領域上の不純物拡散とを接続するシェアードコンタクトを備えた半導体装置であっても、シェアードコンタクから半導体基板へのリーク電流の発生を抑制することができる半導体装置およびその製造方法を提供する。 - 特許庁

To provide a method for forming a fine metallic pattern of a semiconductor element, based on a damascene technique which can ensure broad width of a metallic layer for improving the operational speed of the element and can easily control steps by etching only the metal layer without etching the metallic layer, anti-diffusion layer and bonding layer at the same time.例文帳に追加

金属膜の幅を広く確保可能として素子の動作速度を向上させることができ、従来のように金属膜，拡散防止膜及び接着膜を同時に蝕刻せずに、金属膜のみを蝕刻することにより工程を容易に制御可能である象嵌技法を利用した半導体素子の微細金属パターン形成方法を提供する。 - 特許庁

This semiconductor device is provided with a contact hole 47, inside which a boundary between diffusion layers 41 and 42 and an element isolation region 12 is exposed, and a high melting-point metal layer (a titanium film 48) for covering the surface of a silicon substrate 11 exposed inside the contact hole 47 is formed into a thickness of 5 nm-11 nm.例文帳に追加

拡散層４１，４２と素子分離領域１２との境界が内部に露出する接続孔（コンタクトホール４７）を備えた半導体装置において、コンタクトホール４７の内面に露出するシリコン基板１１表面を被覆する高融点金属層（チタン膜４８）が５ｎｍ以上１１ｎｍ以下の膜厚に形成されているものである。 - 特許庁

To provide a method of manufacturing a semiconductor device that can suppress remaining of an oxide layer on a surface layer of a conductive pattern, suppresses an increase in dielectric constant of a surface layer of an insulating film, and also suppresses a decrease in adhesiveness between the insulating film and a diffusion preventive film when SiOH, SiCOH, or an organic polymer is used for the insulating film.例文帳に追加

ＳｉＯＨ、ＳｉＣＯＨ、又は有機ポリマーを絶縁膜として使用した場合に、導電パターンの表層に酸化層が残ることを抑制でき、絶縁膜の表層の比誘電率が上昇することを抑制でき、かつ絶縁膜と拡散防止膜の密着性が低下することを抑制できる半導体装置の製造方法を提供する。 - 特許庁

To provide a search method of a novel barrier material for a semiconductor integrated circuit device composed of a metal of relatively low cost or an intermetallic compound containing the metal, and having the excellent effect of suppressing copper diffusion similarly to a conventional ruthenium barrier material, with no problem in terms of supply performance.例文帳に追加

従来のルテニウムバリア材と同様に優れた銅拡散の抑制効果を有し、供給性の点で問題がなく、比較的低コストの金属又はその金属を含む金属間化合物からなる新規な半導体集積回路装置用バリア材の探索方法及び当該探索方法によって探索される半導体集積回路用バリア材を提供する。 - 特許庁

The nonvolatile memory cell comprises a gate electrode formed on a semiconductor layer through a gate insulation film, a channel region arranged under the gate electrode, a diffusion region arranged at both sides of the channel region and having a channel region and a reverse conduction type, and a memory function object having a function holding electric charges formed at the both sides of the gate electrode.例文帳に追加

不揮発性メモリセルは、半導体層上にゲート絶縁膜を介して形成されたゲート電極と、ゲート電極下に配置されたチャネル領域と、チャネル領域の両側に配置され、チャネル領域と逆導電型を有する拡散領域と、ゲート電極の両側に形成され、電荷を保持する機能を有するメモリ機能体とからなる。 - 特許庁

First and second semiconductor lasers 10 and 20 comprising buffer layers 11 and 21, clad layers 12 and 22, quantum well active layers 13 and 23 and clad layers 14 and 24 laminated on a substrate 1 while having a stripe structure are integrated on the same substrate, and the quantum well active layer near a resonator end face is disordered by impurity diffusion.例文帳に追加

基板１上に積層されたバッファ層１１、２１、クラッド層１２、２２、量子井戸活性層１３、２３、およびクラッド層１４、２４を備え、ストライプ構造を有する第一および第二半導体レーザ１０、２０が同一基板上に集積化され、共振器端面近傍における量子井戸活性層は不純物拡散により無秩序化されている。 - 特許庁

To obtain a highly reliable DRAM hybrid semiconductor device in which a good metal silicide layer capable of suppressing junction leak and channel leak of a transistor is formed on a lightly doped diffusion layer of the source-drain region at a DRAM part, and wiring resistance and contact resistance are reduced by increasing the area of the metal silicide layer.例文帳に追加

ＤＲＡＭ部において、接合リークおよびトランジスタのチャネルリークを抑制できる、良好な金属シリサイド層をソース・ドレイン領域の低濃度拡散層上に形成すると共に、この金属シリサイド層の面積を増大させて、配線抵抗の低減およびコンタクト抵抗の低減を図り、高速で信頼性の高いＤＲＡＭ混載半導体装置を得る。 - 特許庁

First and second gate electrodes 106 and 107 are formed on a semiconductor substrate 100, having first and second regions 102 and 103 defined thereon, impurities of a second conduction type are implanted into a surface layer part of the second region with the use of the second gate electrode as a mask for activation treatment and for forming a first impurity diffusion region 108.例文帳に追加

第１及び第２領域１０２，１０３が画定される半導体基板１００に第１のゲート電極１０６と第２のゲート電極１０７とを形成し、第２のゲート電極をマスクとして第２領域表層部に第２導電型不純物を注入し活性化処理を行い、第１の不純物拡散領域１０８を形成する。 - 特許庁

A selection transistor includes a gate insulating film 12b provided on a semiconductor substrate 11, polysilicon gate electrodes 13b, 19b provided on a gate insulating film 13b, a conductive barrier layer 30 provided on the polysilicon gate electrode 13b as a barrier against metal diffusion, and a silicide gate electrode 25b provided on the conductive barrier layer 30.例文帳に追加

選択トランジスタは、半導体基板１１上に設けられたゲート絶縁膜１２ｂと、ゲート絶縁膜１３ｂ上に設けられたポリシリコンゲート電極１３ｂ,１９ｂと、ポリシリコンゲート電極１３ｂ上に設けられ、金属の拡散に対してバリアとなる導電性バリア層３０と、導電性バリア層３０上に設けられたシリサイドゲート電極２５ｂとを備えている。 - 特許庁

This semiconductor device has a contact 103 and a buried metal wiring 106 which penetrate a film 105 having a hydrogen barrier property and is electrically connected between interlayers, and in a region other than a part just under the metal wiring, an opening 104 is provided, and a hydrogen diffusion route to a lower layer of a second insulation film 102 is provided.例文帳に追加

水素バリア性を有する膜１０５を貫通し、層間を電気的に接続するコンタクト１０３及び埋め込み金属配線１０６を有する半導体装置であって、金属配線直下の部分以外の領域において、開口１０４が設けられており、第２の絶縁膜１０２の下層への水素拡散経路が設けられている。 - 特許庁

To provide the manufacturing method of a semiconductor device, which can form a barrier insulating film, having sufficient performance for preventing the diffusion of copper and can form a main insulating film having a sufficiently low dielectric constant, while improving the throughput, when the barrier insulating film and the main insulation film on it are sequentially formed on wiring which is mainly constituted of a copper film.例文帳に追加

銅膜を主とする配線上にバリア絶縁膜とその上の主絶縁膜とを順に形成する場合、スループットの向上を図りつつ、銅の拡散を防止するために十分な性能を有するバリア絶縁膜と、十分に低誘電率を有する主絶縁膜とを形成することができる半導体装置の製造方法を提供する。 - 特許庁

A gate electrode comprising poly-Si 4 and WSi 5 is provided via a gate oxide film 3 in an active region on a semiconductor substrate 1 isolated by an isolation region 2 and a capacity contact hole 8 reaching a diffusion region is formed contiguously to a gate electrode, while being self-aligned in an interlayer insulation film 7 deposited to cover the electrode.例文帳に追加

半導体基板１上の素子分離領域２により分離された能動領域に、ゲート酸化膜３を介して多結晶Ｓｉ４とＷＳｉ５からなるゲート電極を設け、該電極を覆って堆積した層間絶縁膜７に、ゲート電極に対し隣接し自己整合的に形成された拡散領域まで貫通する容量接続孔８を形成する。 - 特許庁

A semiconductor device 100 comprises a silicon substrate 10, a gate electrode 21 formed on the silicon substrate 10 through a gate insulating layer 16, first and second impurity diffusion layers 18 and 20 formed on the silicon substrate 10, and side wall insulating layers 15a and 15b formed on the side surface part of the gate electrode 21.例文帳に追加

半導体装置１００は、シリコン基板１０と、シリコン基板１０上にゲート絶縁層１６を介して形成されたゲート電極２１と、シリコン基板１０に形成された第１不純物拡散層１８および第２不純物拡散層２０と、ゲート電極２１の側面部に形成されたサイドウォール絶縁層１５ａ，１５ｂとを含む。 - 特許庁

To provide a formation method of a copper metal wiring of a semiconductor element which can improve burying of copper, by maximizing the suction site of chemical reinforcing agent on the surface of a diffusion barrier layer by carrying out a plasma treatment after chemical reinforcing agent deposition when a copper metal wiring is formed by using a CECVD method.例文帳に追加

ＣＥＣＶＤ法を用いて銅金属配線を形成する場合、化学的強化剤蒸着後プラズマ処理を行うことにより、拡散障壁層の表面に化学的強化剤の吸着サイトを極大化させ、これにより銅の埋込み特性を向上させることができる半導体素子の銅金属配線形成方法を提供すること。 - 特許庁

A p-electrode 6 as a bonding electrode is formed while it is directly in contact with a p-type layer 4 made of p-type GaN-based compound semiconductor, and a current diffusion layer 5 that has light transmitting property as well as higher conductivity that the p-type layer 4 is formed in a part on the surface of the p-type layer 4 excluding the p-electrode 6.例文帳に追加

ｐ型のＧａＮ系化合物半導体にて形成されたｐ型層４に直接に接触して、ボンディング電極であるｐ電極６が形成されており、ｐ型層４の表面のｐ電極６以外の部分に、透光性でｐ型層４よりも高い導電性を有する電流拡散層５が形成されている。 - 特許庁

To provide a semiconductor device with a MOS structure capable of solving problems such as fermi-level pinning, gate electrode depletion, and diffusion phenomena; and capable of appropriately adjusting (controlling) a threshold voltage by using a material suitable for respective gate electrodes of the MOS structure with different threshold voltages by a more simplified manufacturing process.例文帳に追加

本発明は、フェルミレベルピニング、ゲート電極空乏化、拡散現象等の各問題を解決することができ、より簡略化した製造プロセスにより、閾値電圧が異なるＭＯＳ構造のそれぞれのゲート電極に適した材料を採用して閾値電圧を適切に調整（制御）することができる、ＭＯＳ構造を有する半導体装置を提供する。 - 特許庁

Otherwise, this method comprises a first film forming process to form an alloy film mainly formed of copper to any of a wiring groove and a contact hole formed on an insulation film of a semiconductor substrate, a second film forming process to form an oxygen diffusion preventing film on the alloy film, and a copper film heat treatment process to execute the heat treatment of the alloy film.例文帳に追加

また、半導体基板の絶縁膜上に形成された配線溝およびコンタクト孔のいずれか一つに、銅を主成分とする合金膜を成膜する第１の成膜工程と、合金膜上に酸素拡散防止膜を形成する第２の成膜工程と、合金膜の熱処理を行う銅膜熱処理工程を備える半導体装置の製造方法。 - 特許庁

A nonvolatile semiconductor memory has a substrate 1 having stripe-like trenches 50, each first electrode 10 buried in the bottom of each trench 50, each second electrode 20 covering the surface of the substrate interposed between the adjacent first electrodes to each other, each diffusion layer 40 served as each source or each drain, and each trap film 30 served as a charge accumulating layer.例文帳に追加

本発明に係る不揮発性半導体記憶装置は、ストライプ状のトレンチ５０を有する基板１と、トレンチ５０の底部に埋設された第１の電極１０と、隣り合う第１の電極間１０の基板表面を覆う第２の電極２０と、ソース／ドレインとしての拡散層４０と、電荷蓄積層としてのトラップ膜３０とを備える。 - 特許庁

To provide a light emitting element in which a compound semiconductor layer containing a light emitting layer is coated with an Al-based metallic reflecting layer and the fall of the reflectivity of the reflecting layer caused by component diffusion from a contact resistance reducing bonding alloyed layer disposed between the metallic reflecting layer and a light emitting layer to the metallic reflecting layer can be prevented effectively.例文帳に追加

発光層部を含む化合物半導体層をＡｌ系反射金属層で覆った発光素子において、Ａｌ系反射金属層と発光層部との間に配置された接触抵抗低減用の接合用合金化層からＡｌ系反射金属層への成分拡散による反射率の低下を効果的に防止できる発光素子を提供する。 - 特許庁