「semiconductor diffusion」に関連した英語例文の一覧と使い方(27ページ目) - Weblio英語例文検索

A diffusion preventing film pattern 12 is formed on a semiconductor substrate 10, an SOG film doped with impurities is formed on the semiconductor substrate 10, and impurity ions are additionally implanted into the SOG film by a plasma ion implantation method to increase the SOG film in impurity concentration.例文帳に追加

拡散防止膜パターン１２の形成された半導体基板１０上にｉｍｐｕｒｉｔｙが含まれたＳＯＧ膜を形成した後で、ｉｍｐｕｒｉｔｙが含まれたＳＯＧ膜に追加的にプラズマイオン注入法でｉｍｐｕｒｉｔｙイオンを注入してｉｍｐｕｒｉｔｙ濃度を高める。 - 特許庁

A semiconductor device comprising a semiconductor layer 1, a gate insulation film 2, a gate electrode 3, an offset spacer layer 4, and an SD extension diffusion layer 6 subjected to ion implantation using the gate electrode 3 and the offset spacer layer 4 as a mask is manufactured by varying the thickness of the offset spacer layer 4 and each leak current level is measured.例文帳に追加

半導体層１と、ゲート絶縁膜２と、ゲート電極３と、オフセットスペーサ層４と、ゲート電極３およびオフセットスペーサ層４をマスクとしてイオン注入されたＳＤエクステンション拡散層６とを有する半導体装置を、オフセットスペーサ層４の膜厚を変化させて形成し、それぞれのリーク電流値を測定する。 - 特許庁

The method of manufacturing semiconductor device comprises a first film forming process to form a barrier film and a copper film to any of a wiring groove and a contact hole formed on an insulation film of a semiconductor substrate, a second film forming process to form an oxygen diffusion preventing film on the copper film, and a copper film heat treatment process to execute heat treatment of the copper film.例文帳に追加

半導体基板の絶縁膜上に形成された配線溝およびコンタクト孔のいずれか一つに、バリア膜と銅膜を成膜する第１の成膜工程と、銅膜上に酸素拡散防止膜を形成する第２の成膜工程と、銅膜の熱処理を行う銅膜熱処理工程を有する。 - 特許庁

The nonvolatile semiconductor memory device comprises a plurality of memory cell portions 11 arranged in a matrix structure in a semiconductor substrate 10, a plurality of bit lines 12, each consisting of a diffusion layer extended in the column direction, a buried insulation film 16, a plurality of word lines 13 which are formed on the buried insulation layer 16 and are extended in the row direction.例文帳に追加

不揮発性半導体記憶装置は、半導体基板１１に行列状に配置された複数のメモリセル部１１と、列方向に延びる拡散層からなる複数のビット線１２と、埋め込み絶縁膜１６と、埋め込み絶縁膜１６の上に形成され、行方向に延びる複数のワード線１３とを備えている。 - 特許庁

The electric field distribution in the semiconductor in the course of diffusing the impurities in the semiconductor is found accurately by using the Poisson equation, without having to use the conventionally used simple approximate expression, and the distributions of the impurities are simulated by using electric field values, obtained from the electric field distribution in the electric-field effect term of a diffusion equation.例文帳に追加

従来のように簡略な近似式を用いることなく、半導体の拡散過程における半導体内部の電界分布をポアソン方程式を用いて正確に求め、これによって得られた電界値を拡散方程式内の電界効果項に用いて不純物分布のシミュレーション計算を行なう。 - 特許庁

In an n-channel type MOSFET 1, the front edge of a depletion layer does not reach up to a low-concentration drain diffusion region 5 when potential is applied among gate electrodes 15, and source electrodes 9 and a drain electrode 5 and a semiconductor substrate 1a and the depletion layer is expanded from the junction surfaces of the semiconductor substrate 1a and a well 3.例文帳に追加

ｎチャネル型ＭＯＳＦＥＴ１において、ゲート電極１５、ソース電極９およびドレイン電極５と、半導体基板1ａとの間に電位を印加して、半導体基板1ａとウェル３との接合面から空乏層を拡張させたとき、この空乏層の先端縁が、低濃度ドレイン拡散領域４にまで到達しない。 - 特許庁

A PN junction diode 22 which comprises an N type impurity diffusion region 21 and a P type semiconductor support substrate 11 by which padding formation is carried out after this embedded insulating film 12 has dissociated electrically SOI layer 13 is formed at a portion which is in the P type semiconductor support substrate 11, and touches the embedded insulating film 12.例文帳に追加

Ｐ型の半導体支持基板１１にあって埋込絶縁膜１２に接する部位に、該埋込絶縁膜１２によってＳＯＩ層１３とは電気的に分離された状態で埋め込み形成されるＮ型の不純物拡散領域２１とＰ型の半導体支持基板１１とからなるＰＮ接合ダイオード２２を形成した。 - 特許庁

In the non-volatile semiconductor storage device having a memory cell transistor and the peripheral transistor on the same semiconductor substrate 11, metallic silicide layers 28 are formed on both diffusion layers of the memory cell transistor and the peripheral transistor and on the gate electrode of the peripheral transistor, and the contact of the memory cell transistor has a self-alignment contact structure.例文帳に追加

同一半導体基板１１上にメモリセルトランジスタと周辺トランジスタを有する不揮発性半導体記憶装置において、メモリセルトランジスタと周辺トランジスタの両拡散層及び周辺トランジスタのゲート電極上に、金属シリサイド層２８が形成され、メモリセルトランジスタのコンタクトがセルフアラインコンタクト構造を有する。 - 特許庁

Thus, the semiconductor region 8 containing nitrogen ions disposed between the element separation portion and the semiconductor substrate 1 can prevent diffusion of impurities (particularly, boron constituting the p-type well) constituting the wells and thus can prevent reduction in the impurities concentration in the vicinity of the element separation portion, thereby ensuring pressure resistance at the element separation portion.例文帳に追加

このように素子分離と半導体基板１との境界に窒素イオンを含有する半導体領域８を設けたので、ウエルを構成する不純物（特に、ｐ型ウエルを構成するホウ素）の拡散を防止し、素子分離近傍の不純物濃度の低下を防止することができ、分離耐圧を確保することができる。 - 特許庁

To provide a manufacturing method of a semiconductor device capable of preventing the mutual diffusion of impurities in a polysilicon layer and reducing the resistance of an n-type polymetallic gate electrode and a p-type polymetallic gate electrode in the semiconductor device having a gate electrode in a polymetallic gate structure and a dural gate structure.例文帳に追加

ポリメタルゲート構造及びデュアルゲート構造のゲート電極を有する半導体装置において、ポリシリコン層中の不純物の相互拡散を防止すると共に、Ｎ型ポリメタルゲート電極とＰ型ポリメタルゲート電極の抵抗を共に低くすることが可能な半導体装置の製造方法を提供する。 - 特許庁

The semiconductor device comprises a transistor formed on a semiconductor substrate 10, and a capacitor connected electrically with the transistor wherein a hydrogen supply film 44 is formed between the transistor and the capacitor and a hydrogen anti-diffusion film 45 is formed between the hydrogen supply film 44 and the capacitor.例文帳に追加

半導体基板１０上に形成されたトランジスタと、トランジスタに電気的に接続されたキャパシタとを有する半導体装置であって、トランジスタとキャパシタとの間に形成された水素供給膜４４と、水素供給膜４４とキャパシタとの間に形成された水素拡散防止膜４５とを有する。 - 特許庁

To provide a nitride semiconductor light emitting device for flip chip and its manufacturing method improved in a luminance characteristic and a driving voltage characteristic capable of reducing an adhesion defect and improving the luminance characteristic by improving adhesiveness between a p metal layer and a p-type nitride semiconductor layer, reflection efficiency, current diffusion efficiency, and contact resistance.例文帳に追加

pメタル層とp型窒化物半導体層間の密着性と、反射効率及び電流拡散効率と、接触抵抗とを改善することにより、輝度及び駆動電圧特性の向上されたフリップチップ用窒化物半導体発光素子及びその製造方法に関し、密着力不良を減少し、輝度特性を改善する。 - 特許庁

Thus, since the ferromagnetic material diffused (migrated) from the TMR element 4 hardly reaches the semiconductor layer 6 by interposing the wiring layer 7 between the magnetic material layer 8 and the semiconductor layer 6, the diffusion of the ferromagnetic material to the drain region 32a and the source region 32c can be reduced.例文帳に追加

このように、磁性材料層８と半導体層６との間に配線層７を挟むことにより、ＴＭＲ素子４から拡散（マイグレーション）した強磁性材料が半導体層６へ達しにくくなるので、ドレイン領域３２ａ及びソース領域３２ｃへの強磁性材料の拡散を低減できる。 - 特許庁

More specifically, after a protective film is formed, heat treatment is performed while providing an overcoat film of metal as the diffusion barrier of hydrogen in order to prevent the desorption of hydrogen desorbed from the protective film to the outside of a thin film semiconductor element and hydrogen is supplied sufficiently to the polysilicon semiconductor film, thus accelerating the termination of the dangling bond.例文帳に追加

具体的には、保護膜を成膜後、水素の拡散バリヤとして金属からなるオーバーコート膜を設けた状態で熱処理を行い、保護膜から脱離した水素が薄膜半導体素子の外へ脱離することを防止し、多結晶シリコン半導体膜へ十分な水素を供給して、ダングリングボンドの終端を促進する。 - 特許庁

The semiconductor relay employing a vertical double diffusion MOSFET comprises a first epitaxial layer formed on a substrate, a second epitaxial layer formed on the first epitaxial layer with higher density than the first epitaxial layer, a vertical double diffusion MOSFET formed on the first and second epitaxial layers, and a floating field ring formed around the vertical double diffusion MOSFET at the boundary of the first and second epitaxial layers.例文帳に追加

縦型２重拡散ＭＯＳＦＥＴを用いた半導体リレーにおいて、基板上に形成された第１のエピタキシャル層と、この第１のエピタキシャル層上にさらに形成され第１のエピタキシャル層よりも濃度の高い第２のエピタキシャル層と、第１及び第２のエピタキシャル層上に形成された縦型２重拡散ＭＯＳＦＥＴと、縦型２重拡散ＭＯＳＦＥＴの周囲であって第１及び第２のエピタキシャル層の境界部分に形成されたフローティングフィールドリングとを設ける。 - 特許庁

The semiconductor film includes a current diffusion layer 42, a first p-clad layer 44a, a second p-clad layer 44b, an active layer 46, a first n-clad layer 48a, and a second n-clad layer 48b, which are stacked from the light reflection layer side.例文帳に追加

半導体膜は、光反射層側から電流拡散層４２、第１のｐクラッド層４４ａ、第２のｐクラッド層４４ｂ、活性層４６、第１のｎクラッド層４８ａ、第２のｎクラッド層４８ｂを積層して構成される。 - 特許庁

The edge part of the semiconductor layer (intrinsic region 3) in a current direction is formed into a P+ diffusion region, so the edge part serves as an anode electrode 6 to prevent a current determining the performance of the optical sensor element from flowing through the edge part.例文帳に追加

電流方向における半導体層（真性領域３）のエッジ部分をＰ＋拡散領域にしたので、このエッジ部分がアノード電極６となり、光センサ素子の性能を決める電流がエッジ部分に流れることを防止できる。 - 特許庁

The semiconductor device is connected with a power supply wiring to a ground wiring through a wiring layer and a diffusion layer by covering a blank area on a chip with MOSs irrespective of an area close to the power supply wiring or the ground wiring.例文帳に追加

電源配線あるいはグランド配線に近接した領域であるか否かにかかわらず、チップの空き領域にＭＯＳを敷き詰め、配線層、拡散層を利用して電源配線・グランド配線に接続させるようにしたものである。 - 特許庁

When layout-arranging a compensation capacitance part of a semiconductor device having the internal power supply and the compensation capacitance part supplying power to the internal power supply, a rectangular region of a diffusion layer is arranged in a region configuring the compensation capacitance part.例文帳に追加

内部電源と、該内部電源に電源を供給する補償容量部を有する半導体装置の補償容量部のレイアウト配置の際に、補償容量部を構成する領域に拡散層の矩形領域を配置する。 - 特許庁

To provide a device for crystallization, which realizes sufficient crystal growth from a crystal nucleus to produce a crystallized semiconductor with a large particle diameter, while suppressing the influence of thermal diffusion or the release of latent heat, in the final stage of the crystal growth.例文帳に追加

結晶成長の最終段階における熱拡散や潜熱放出の影響を抑えて、結晶核からの十分な結晶成長を実現して大粒径の結晶化半導体を生成することのできる結晶化装置。 - 特許庁

To provide a light emitting device in which an enclosure covering a semiconductor light-emitting element has fire-retardancy complying with a UL standard and diffusion light is emitted from the enclosure, and a lighting fixture equipped with this light-emitting device.例文帳に追加

半導体発光素子を覆う包囲体がＵＬ規格に適合する難燃性を有するとともに、当該包囲体から拡散光が出射される発光装置およびこの発光装置を具備する照明器具を提供する。 - 特許庁

To provide a solid-state imaging device capable of achieving a decrease in number of saturation electrons of a light receiving element and prevention against color mixing due to spreading of an element isolation diffusion layer of a surface layer of a semiconductor substrate even when micromanufactured to a smaller size.例文帳に追加

微細化が進んだ場合においても半導体基板の表層における素子分離拡散層の拡がりに起因した受光素子の飽和電子数の低減および混色が防止可能な固体撮像装置を提供すること。 - 特許庁

The p-side electrodes of this nitride semiconductor element are composed of a p-side bonding pad electrode which is formed separately from a transparent electrode and a p-side diffusion electrode which is extended from the bonding pad electrode to cover at least the outer periphery of the transparent electrode.例文帳に追加

ｐ側電極は、透明電極とｐ側ボンディングパッド電極とが離れて形成され、さらにｐ側拡散電極をｐ側ボンディングパッド電極から延伸して透明電極の少なくとも外周を覆って形成する。 - 特許庁

A semiconductor crystal comprising an n-type InP buffer layer 2, an undoped GaInAs light-absorbing layer 3, an undoped InP diffusion buffer layer 4 and a p-type InP window layer 5 is successively grown on an n-type InP substrate 1.例文帳に追加

ｎ型ＩｎＰ基板１上に、ｎ型ＩｎＰバッファ層２、アンドープＧａＩｎＡｓ光吸収層３、アンドープＩｎＰ拡散バッファ層４、およびｐ型ＩｎＰ窓層５からなる半導体結晶を順に成長させた。 - 特許庁

To provide a manufacturing method of a semiconductor element capable of preventing mutual diffusion of a low melting metal and Si of a Si substrate on a rear surface of the Si substrate while forming a silicide layer on a surface of the Si substrate.例文帳に追加

本発明は、Ｓｉ基板の表面にシリサイド層を形成しつつ、Ｓｉ基板の裏面における低融点金属とＳｉ基板のＳｉとの相互拡散を防止できる半導体素子の製造方法を提供することを目的とする。 - 特許庁

The submount 50 has substrates 1 and 2 principally comprising Si, and impurity diffusion layers 4 and 5 formed by diffusing impurities in a region on the surface 1a of a substrate where a semiconductor laser chip is mounted.例文帳に追加

この発明のサブマウント５０は、Ｓｉを主材料とした基板１，２と、基板表面１ａのうち、半導体レーザチップが上方に搭載されるべき領域に不純物を拡散して形成された不純物拡散層４，５とを備える。 - 特許庁

The spherical solar cell 1 having a semiconductor spherical crystal (for example, p-type spherical silicon 1b and n-type diffusion layer 1c), a pair of electrodes (for example, positive electrode 1e and negative electrode 1f), and so forth is provided on the dial 14.例文帳に追加

文字板１４上には、半導体の球状結晶（例えば、ｐ型球状シリコン１ｂ、ｎ型拡散層１ｃ）、一対の電極（例えば、正極１ｅ、負極１ｆ）等を備えた球状ソーラセル１が設けられている。 - 特許庁

To provide a multilayer interconnection structure excellent in a Cu diffusion, a heat resistance, an electrical performance, especially, a dielectric constant, and an adhesion; and to provide a semiconductor device having the structure and excellent in the electrical performance.例文帳に追加

Ｃｕ拡散性が良好で、耐熱性、電気特性、特に誘電率、接着性等に優れた多層配線構造、およびこれを具備した、電気特性に優れる半導体装置を提供する事を目的としてなされたものである。 - 特許庁

A semiconductor region 31 of this lateral IGBT 100 includes a drift region 22, a body region 6, 16, an emitter region 12, a body contact region 8, a collector region 26, a buffer region 28 and a diffusion region 14.例文帳に追加

横型のＩＧＢＴ１００の半導体領域３１は、ドリフト領域２２とボディ領域６、１６とエミッタ領域１２とボディコンタクト領域８とコレクタ領域２６とバッファ領域２８と拡散領域１４で構成されている。 - 特許庁

To provide an oxide semiconductor device for ensuring stability in device characteristics by suppressing device characteristic deterioration, with the passage of time, caused by diffusion of 1A base elements on a p/n bonding interface or p/i/n bonding interface.例文帳に追加

ｐ／ｎ接合界面又はｐ／ｉ／ｎ接合界面における１Ａ族元素の拡散による素子特性の経時的劣化を抑制し、素子特性の安定性を確保することを目的とした酸化物半導体素子を提供する。 - 特許庁

A protective film 41 is formed by oxidizing or nitriding the surface side of a semiconductor substrate, and a plurality of extended diffusion layer regions 21, 22 and 23, each of which contains conductive impurity are formed under the protective film.例文帳に追加

半導体基板の表面側を酸化又は窒化せしめることによって保護膜４１を形成し、当該保護膜下に伸張し且つ何れかの導電型の不純物を各々が含む複数の拡散層領域２１，２２，２３を形成する。 - 特許庁

To provide a semiconductor device that can be reduce the capacitance, such as the gate electrode-drain wiring capacitance, gate electrode-drain diffusion region capacitance, gate electrode-drain electrode capacitance, etc., and to provide a method of manufacturing the device.例文帳に追加

ゲート電極−ドレイン配線間容量、ゲート電極−ドレイン拡散領域間容量及びゲート電極−ドレイン電極間容量などの素子容量を低減することができる半導体装置及びその製造方法を提供する。 - 特許庁

To provide a method of manufacturing a flat cell-type memory semiconductor device which is capable of preventing a cell current from deteriorating and enhancing implanted element isolation ions in dose so as to reduce a leakage current between diffusion layers enough.例文帳に追加

セル電流の低下を防止することができると共に、拡散層間のリークを低減する素子分離イオン注入のドーズ量を十分高く確保することができるフラットセル型メモリ半導体装置の製造方法を提供する。 - 特許庁

A PMOS transistor Q21 formed in a PMOS forming region A2 is constituted so that a source and drain region 25 is formed by passing through the buried oxide film 4 to a threshold voltage diffusion layer 28 of the semiconductor substrate 1.例文帳に追加

ＰＭＯＳ形成領域Ａ２に形成されるＰＭＯＳトランジスタＱ２１において、ソース・ドレイン領域２５は埋め込み酸化膜４を貫通して半導体基板１の閾値電圧制御拡散層２８に達して形成される。 - 特許庁

To provide an impurity diffusion method, capable of stable etching having reproducibility, to reduce waveguide losses and to improve manufacturing yield and reliability, in a semiconductor laser device having an end surface window structure.例文帳に追加

端面窓構造の半導体レーザ素子において、再現性のある安定なエッチングを可能にする不純物拡散方法を提供するとともに、導波損失を低減させ、製造歩留まりおよび信頼性を向上させることを目的とする。 - 特許庁

To eliminate need for etching of high melting point metal and to prevent deterioration in short-channel characteristics caused by diffusion of source and drain when a high melting point metal gate electrode is formed in a method for manufacturing a semiconductor device.例文帳に追加

半導体装置の製造方法に関し、高融点金属ゲート電極を形成するに際し、高融点金属のエッチングを不要とし、また、ソース及びドレインが拡散して短チャネル特性を劣化させることがないようにする。 - 特許庁

To provide a high quality, high performance semiconductor manufacturing apparatus which avoids the generation of dust and the degradation of durability by mitigating ion bombardment, and at the same time, is excellent in the uniformity control of plasma density by suppressing plasma diffusion.例文帳に追加

イオン衝撃を緩和してダストの発生及び耐久性の低下を回避すると同時に、プラズマの拡散を抑制してプラズマ密度の均一性制御に優れた、高品質・高性能の半導体製造装置を提供する。 - 特許庁

To enhance machinability of dry etching while preventing the compositional elements of ferroelectric or highly dielectric material, i.e., Ti or Pb, from intruding into an SiO2 film or a semiconductor layer through diffusion.例文帳に追加

強誘電体材料や高誘電率材料の構成元素であるＴｉやＰｂなどがＳｉＯ_2 膜や半導体層に拡散して侵入するのを防止しながら、ドライエッチングによる加工性を向上させたキャパシタを提供する。 - 特許庁

By forming a dielectric separation film 120 in a closed loop shape in a silicon layer 112, an n-type semiconductor layer region 130 in the silicon layer 112 is insulated and separated, and a diffusion resistor 131 is formed inside the region 130.例文帳に追加

シリコン層１１２中に誘電体分離膜１２０を閉ループ状に形成することによりシリコン層１１２中のｎ−型半導体層領域１３０を絶縁分離し、その内側に拡散抵抗１３１を形成する。 - 特許庁

To provide a hetero super-lattice structure having a steep interface which suppresses the diffusion of alkaline metal from a barrier layer in an oxide semiconductor super-lattice structure, and a highly efficient inter-subband transition device employing the same.例文帳に追加

酸化物半導体超格子構造において障壁層からのアルカリ金属の拡散を抑制した急峻な界面を有するヘテロ超格子構造を提供し、これを用いた効率の高いサブバンド間遷移デバイスを提供する。 - 特許庁

A gate insulating film 2 and a polysilicon film 3 for an electrode whose thickness is 200 nm are formed on a semiconductor substrate 1, and ion injection 4 is carried out with a polysilicon film 3 for an electrode as a mask so that an impurity diffusion layer 5 can be formed.例文帳に追加

半導体基板１上に、ゲート絶縁膜２と厚さ２００ｎｍの電極用ポリシリコン膜３とを形成した後、電極用ポリシリコン膜３をマスクとしてイオン注入４を行ない、不純物拡散層５を形成する。 - 特許庁

To provide a method of diffusion capable of uniformly forming a second conductive semiconductor layer for a great amount of crystal silicon particles and further to provide a photoelectric conversion device at low cost having high performance and high reliability.例文帳に追加

大量の結晶シリコン粒子に対して均一に第２の導電型の半導体層を形成することのできる拡散方法を提供し、さらに低コストかつ高性能で信頼性の高い光電変換装置を提供すること。 - 特許庁

A semiconductor device has a structure, where a silicon diffusion layer 3 having a silicide layer 6 on its surface and a polysilicon doped with impurities are connected together, wherein only a part of the silicide layer 6 directly under a contact hole is removed in a self-aligned manner.例文帳に追加

シリサイド層６を表面に持つシリコンの拡散層３と不純物がドープされたポリシリコンとを接続した構造を有する半導体装置において、シリサイド層６のコンタクト孔１２の直下のみが自己整合的に除去される。 - 特許庁

To provide methods for manufacturing and evaluating a semiconductor device, that improves the coherence between metal wiring such as Cu and a Cu diffusion preventing, film such as SiN and SiC films formed by CVD.例文帳に追加

Ｃｕなどの金属配線とＣＶＤにより形成されたＳｉＮ膜、ＳｉＣ膜などのＣｕ拡散防止膜との密着性を向上させた半導体装置の製造方法及び半導体装置の評価方法を提供する。 - 特許庁

To provide a semiconductor device capable of being manufactured by a simple manufacturing method, capable of preventing a contact plug from becoming a high resistance, and causing no diffusion of constituting materials of the contact plug into a source-drain region.例文帳に追加

本発明は、コンタクトプラグの高抵抗化を抑制することができ、また当該コンタクトプラグの構成材料のソース・ドレイン領域への拡散が起こらず、かつ簡略な製造プロセスにより作製可能な半導体装置を提供する。 - 特許庁