「semiconductor diffusion」に関連した英語例文の一覧と使い方(23ページ目) - Weblio英語例文検索

To provide a method for manufacturing a semiconductor device capable of accurately forming an impurity diffusion region in a desired region even when the ion implantation of 500 keV to 3000 keV is performed.例文帳に追加

５００ｋｅＶ〜３０００ｋｅＶのエネルギーイオン注入を行っても、目的とする領域に精度良く、不純物拡散領域を形成することができる半導体装置の製造方法を提供すること。 - 特許庁

To provide a manufacturing method for a semiconductor device in which a separating color insulating film separating an electrode wiring of a trench type capacitor and an impurity diffusion layer can be formed to a uniform film thickness.例文帳に追加

トレンチ型キャパシタの電極配線と不純物拡散層を電気的に分離する分離カラー絶縁膜の膜厚を均一に形成することができる半導体装置の製造方法を提供すること。 - 特許庁

In an n-type semiconductor substrate 105, a through-hole 105c penetrating from one principal surface side to the other principal surface side is formed between adjacent p-type impurity diffusion regions 109.例文帳に追加

ｎ型半導体基板１０５には、隣接するｐ型不純物拡散領域１０９間に、一方の主面側から他方の主面側に貫通する貫通孔１０５ｃが形成されている。 - 特許庁

To provide outer electrode structure for a semiconductor element, which is superior in barrier performance with respect to the diffusion of Sn in a solder ball and which does not give large stresses to a barrier metal electrode and to the periphery.例文帳に追加

半田ボール中のＳｎの拡散に対するバリア性能が優れ、バリアメタル電極及びその周囲に大きな応力を及ぼさない、半導体素子のための外部電極構造を提供する。 - 特許庁

A connecting and conducting layer 31 bridges one of the source and drain diffusion layers 26 which are formed on the surface of the semiconductor substrate 1 and sandwich a channel region below the second gate electrode 22, and the conducting film 13.例文帳に追加

接続導電層３１は、半導体基板の表面に形成され且つ第２ゲート電極下方のチャネル領域を挟むソース／ドレイン拡散層２６の一方と導電膜との上に亘る。 - 特許庁

Therefore, a diffusion of a metal to the interlayer insulating film from the metal gate electrode when or after being formed is prevented to materialize a semiconductor device of a high breakdown strength with a low-resistive gate electrode.例文帳に追加

そのため、形成時あるいは形成後のメタルゲート電極からの層間絶縁膜への金属の拡散は防止され、低抵抗なゲート電極を有する高耐圧の半導体装置が実現される。 - 特許庁

To provide a semiconductor memory in which influence by source line diffusion resistance of a memory cell array can be suppressed, variation of thresholds caused by variation of power source voltage or the like can be suppressed, and read-out error can be prevented.例文帳に追加

メモリセルアレイのソース線拡散抵抗による影響を抑制でき、電源電圧などの変動によるしきい値の変動を抑制でき、読み出しエラーを防止できる半導体記憶装置を提供する。 - 特許庁

To simultaneously eliminate occurrence of a void, a diffusion of an impurity in a doped insulator in a semiconductor substrate, etc. and thinning of a gate insulating film due to a silicon nitride film of problems with respect to a release of an element.例文帳に追加

素子分離に関する問題である、ボイドの発生、ドーピングされた絶縁体中の不純物の半導体基板等へ拡散、及び、シリコン窒化膜によるゲート絶縁膜の薄膜化を同時に解消する。 - 特許庁

To provide a method for fabricating a solid state image sensor in which a diffusion layer can be formed at a light receiving part without requiring any additional fabrication step while preventing a semiconductor substrate from being cut through etching and poly-Si from being left.例文帳に追加

製造工程の追加なく、エッチングにより半導体基板が削られず、かつ多結晶Ｓｉ残りを生じず、受光部に拡散層を形成できる固体撮像装置製造法を提供する。 - 特許庁

In manufacture of the semiconductor device, because the diffusion barrier and the metal barrier used conventionally become unnecessary, a manufacture cost is reduced and a process is omitted, and thus the yield is improved.例文帳に追加

半導体装置の製造の面では、従来使用されていた拡散バリアと金属バリアが不要となるため、製造コストの低減がなされ、かつプロセスが省略されるため、歩留まりの向上にもつながる。 - 特許庁

To eliminate laminated films to be regenerated without contaminating environment by a simple and efficient method from a surface of a semiconductor wafer, in which the films are laminated by a diffusion step, a CVD step, or the like.例文帳に追加

拡散工程、ＣＶＤ工程等によって膜が積層された半導体ウェーハの表面から、簡易かつ効率的な方法で環境を汚染することなく積層された膜を除去して再生する。 - 特許庁

To form a semiconductor thin film of a desired crystal structure at a comparatively lower temperature not considering the expansion of an embedded layer due to thermal diffusion not depending on a kind and crystal structure of a substance of an underlayer.例文帳に追加

下地層の物質の種類、結晶構造に依存せず、埋込み層の熱拡散による拡大を考慮しないで、比較的低温度下で任意の結晶質の半導体薄膜を形成する。 - 特許庁

To obtain a semiconductor device employing ELO (Epitaxial Lateral Over Growth) in which high breakdown voltage characteristics are realized by growing high purity GaN while suppressing diffusion of Si from a selective mask material.例文帳に追加

ＥＬＯ（Epitaxial Lateral Over Growth）を用いる半導体装置において、選択マスク材料からＳｉの拡散を抑えつつ高純度のＧａＮを成長させて、高耐圧特性を有する半導体素子を実現する。 - 特許庁

In a method of manufacturing the semiconductor device, a light-emitting element 12, which forms a p electrode 13 and a low-melt-point metal diffusion prevention layer 14 on the upper surface and comprises a plurality of group III nitride semiconductors, is formed on a sapphire substrate 10.例文帳に追加

ｐ電極１３および低融点金属拡散防止層１４が上面に形成された、複数のIII 族窒化物半導体からなる発光素子１２を、サファイア基板１０上に形成する。 - 特許庁

With the forming method of the silicide layer, the nickel monosilicide layer containing iridium is formed on a source/drain diffusion layer or a gate electrode of a MISFET for example of a semiconductor apparatus.例文帳に追加

このシリサイド層の形成方法により、半導体素子の例えばＭＩＳＦＥＴのソース／ドレイン拡散層あるいはゲート電極上にイリジウム含有のニッケルモノシリサイド層を形成し上記課題を解決する。 - 特許庁

In the inventive semiconductor device, a cap film having a copper diffusion preventive function is formed on a metallization containing copper and the surface of the cap film is silicificated.例文帳に追加

本発明に係る半導体装置は、銅を含む金属配線上に、銅拡散防止機能を有するキャップ膜が形成され、当該キャップ膜の表面がシリサイド化されていることを特徴とする。 - 特許庁

A p-type diffusion layer 12 is formed by injecting ions onto an n-type semiconductor substrate 15 and an n-type resistive element region 13 is formed by injecting ions onto the surface layer of the layer 12.例文帳に追加

ｎ型半導体基板１５の上にイオン注入によってｐ型の拡散層１２を形成し、拡散層１２の表面層にイオン注入によってｎ型の抵抗素子領域１３を形成する。 - 特許庁

To provide a semiconductor device having a wiring structure which is adaptive to microfabrication and prevents a contact plug formed on an impurity diffusion region from short-circuiting with a nearby conductive material.例文帳に追加

微細化に対応可能であり、不純物拡散領域上に形成したコンタクトプラグが近傍の導電材料とショートすることを防止する配線構造を有する半導体装置を提供する。 - 特許庁

To solve a problem of defective adherence between a metallic wiring made of copper or copper alloy and an insulation film suppressing copper diffusion, and to provide a manufacturing method of a semiconductor device free from hillock generation.例文帳に追加

銅または銅合金よりなる金属配線と、銅拡散抑止絶縁膜との間の密着性不良の問題を解決し、かつ、ヒロックの発生を防止した半導体装置の製造方法を提供する。 - 特許庁

To provide a semiconductor laser device with multiple resonators which avoids generation of leakage current caused by diffusion of impurities and degradation in reliability during high power operation.例文帳に追加

不純物拡散によるリーク電流の発生及び高出力動作時における信頼性の低下が生じることがない複数の共振器を備えた半導体レーザ装置を実現できるようにする。 - 特許庁

In the semiconductor device, a silicon oxide film 42 for dielectric films in the capacitor 3 is formed on a p-type diffusion layer 41 for the lower electrode of the capacitor at the formation region of the capacitor 3.例文帳に追加

本発明の半導体装置では、キャパシタ３の形成領域において、キャパシタの下部電極用のＰ型の拡散層４１上には、キャパシタ３の誘電膜用のシリコン酸化膜４２が形成されている。 - 特許庁

The DRAM cell is a memory cell (two-device type DRAM) including first and second transfer devices in a completely deplete state each including one body(semiconductor rail), and first and second diffusion electrodes.例文帳に追加

一つの本体（半導体レール）領域と第１および第２の拡散電極を各々含む完全に空乏状態の第１および第２の転送デバイスを有するメモリ・セル（２素子型ＤＲＡＭ）である。 - 特許庁

To provide a semiconductor device operative at high speeds by using as an insulating film of a Cu wiring structure of a material contg. boron nitride, having a Cu diffusion blocking function as a main component.例文帳に追加

銅の拡散防止機能を有する窒化ホウ素を主成分とする材料を銅配線構造の絶縁膜として使用することにより、高速動作可能な半導体装置を提供することである。 - 特許庁

To form a new interface layer having excellent adhesion, oxidation resistance, and diffusion barrier property at the interface between a lower Cu wire and an upper insulating layer in a multilayer wiring structure of a semiconductor device.例文帳に追加

半導体装置の多層配線構造において、下部Ｃｕ配線と上部絶縁層との界面に、優れた密着性と耐酸化性と拡散バリア性を有する新規界面層を形成する。 - 特許庁

To provide an agent for forming a film for a semiconductor device which can prevent the diffusion of copper atoms and form a film having excellent interlayer insulation on the surface of copper.例文帳に追加

本発明は、銅原子の拡散を防止でき、且つ良好な層間絶縁性を有する被膜を銅表面に形成することができる半導体装置用の被膜形成剤を提供することを課題とする。 - 特許庁

A p-type InP region 14 (a second conductive type semiconductor region) is formed on a portion of the upper surface of the n-type InP layer 13 by selectively performing impurity diffusion and ion implantation.例文帳に追加

選択的に不純物拡散やイオン注入を行うことで、ｎ型ＩｎＰ層１３の上面の一部にｐ型ＩｎＰ領域１４（２導電型半導体領域）が形成されている。 - 特許庁

The second compound semiconductor layer 103 has its band gap shifted by n-type doping relatively in a valence-band direction to effectively function as a diffusion barrier for the thermally excited hole.例文帳に追加

第２の化合物半導体層１０３は、ｎ型ドーピングによりそのバンドギャップが相対的に価電子帯方向へシフトしており、熱励起された正孔の拡散障壁としてより効果的に機能する。 - 特許庁

In this semiconductor integrated circuit device 1, n-type embedded diffusion regions 29 are formed between a substrate 4 and an epitaxial layer 5 in island regions 8 and 9 constituting a small signal section 2.例文帳に追加

本発明の半導体集積回路装置１では、小信号部２を構成する島領域８、９では、基板４とエピタキシャル層５との間にＮ型の埋込拡散領域２９を形成する。 - 特許庁

To provide a method for manufacturing a semiconductor device in which, related to an MOS field effect transistor comprising a gate sidewall structure, a source/drain diffusion layer is formed very thin to suppress short- channel effect.例文帳に追加

ゲート側壁構造を有するＭＯＳ電界効果トランジスタにおいて、ソース−ドレイン拡散層を極めて浅く形成しショートチャネル効果を抑制できる半導体装置の製造方法を提供する。 - 特許庁

To provide a semiconductor device, suppressing the degradation of reliability due to diffusion of impurities to a gate insulating film from an epitaxial growth crystal used as a channel region, and to provide a manufacturing method for the device.例文帳に追加

チャネル領域として用いるエピタキシャル成長結晶からゲート絶縁膜への不純物拡散による信頼性の低下を抑えた半導体装置およびその製造方法を提供する。 - 特許庁

To provide a semiconductor device in which a metal diffusion preventing function by a nitride containing layer used for a barrier layer between two metal layers is enhanced, and adhering function between each of the metal layers and the nitride containing layer is enhanced.例文帳に追加

２つの金属層の間でバリア層として用いられる窒素含有層による金属拡散防止機能を高くするとともに、それらの金属層と窒素含有層との密着機能を高くする。 - 特許庁

To obtain a semiconductor device excellent in its high-frequency characteristic wherein an emitter diffusion is so performed by a groove formed in its base region as to reduce further its base resistance and reduce a capacitance between its base and its emitter too.例文帳に追加

ベース領域に形成した溝によりエミッタ拡散を行い、よりベース取り出し抵抗を低減し、ベース−エミッタ間容量も低減する高周波特性に優れた半導体装置を得る。 - 特許庁

The method has a process for implanting a prescribed amount of phosphor onto a semiconductor substrate, performing heat treatment for diffusing phosphor, and forming a source-drain diffusion layer; and a process for implanting a prescribed amount of halogen element or smaller into the source-drain diffusion layer, and performing heat treatment for diffusing the halogen element in this order.例文帳に追加

半導体基板に所定量のリンを注入し次いでリンを拡散させる熱処理を行って、ソース・ドレイン拡散層を形成する工程と、ソース・ドレイン拡散層内に、所定量以下のハロゲン元素を注入し次いでハロゲン元素を拡散させる熱処理を行う工程とをこの順に有する。 - 特許庁

Stress concentration can be eased by estranging adjacent high concentration diffusion regions 13 a predetermined distance via an epitaxial layer 12 formed into an impurity concentration lower than that of the high concentration diffusion region 13, and the occurrence of crystal strain in the semiconductor device 10 can favorably be controlled.例文帳に追加

隣り合う高濃度拡散領域１３が、高濃度拡散領域１３より低い不純物濃度に形成されたエピタキシャル層１２を介して所定距離離間することによって、応力の集中を緩和することができ、半導体素子１０内に結晶歪が生ずることを良好に抑制することができる。 - 特許庁

To provide a manufacturing method of a super junction semiconductor device having a super junction structure including parallel pn layers, that can be manufactured at low cost with improved production efficiency by reducing thermal diffusion time and the number of steps needed for making the parallel pn layers serving as drift layers successive impurity diffusion regions.例文帳に追加

ドリフト層となる並列ｐｎ層を連続する不純物拡散領域とするために必要な工程回数および熱拡散時間を削減して生産効率を改善し、低コストで製造できる並列ｐｎ層を含む超接合構造を有する超接合半導体装置の製造方法を提供すること。 - 特許庁

The semiconductor device has silicon substrates (N-type well 8 and P-type well 9), on which a trench 2 is formed and impurity regions (N-type well contact diffusion layer region 4 and P-type well contact diffusion layer region 6) that are conductive, similar to the well and is formed so as to be more heavily concentrated across the area, from the side surface of the trench 2 to the silicon substrate surface.例文帳に追加

半導体装置は、トレンチ２が形成されたシリコン基板（Ｎウェル８、Ｐウェル９）と、トレンチ２の側面からシリコン基板表面にかけて、ウェルと同じ導電型で、当該ウェルより高濃度で形成された不純物領域（Ｎ型ウェルコンタクト拡散層領域４、Ｐ型ウェルコンタクト拡散層領域６）と、を備える。 - 特許庁

The process steps from forming the diffusion-barrier base film to forming the first copper film are performed continuously in vacuum without exposing the semiconductor substrate to the atmospheric air, and during the process steps, the diffusion barrier base film is heated after the vacuum condition is reached to a vacuum level of 1 × 10^-4 Pa or lower.例文帳に追加

拡散バリア用下地膜の形成から前記第１の銅膜形成までの工程が、前記半導体基板を大気に晒すことなく真空一貫の状態で行われると供に、当該工程の間に、到達真空度で１×１０^-4Ｐａ以下の真空状態にしてから前記拡散バリア用下地膜が加熱される。 - 特許庁

The trench power MOSFET comprises a first conductivity-type epitaxial layer 2, a second conductivity-type body layer 3, and a first conductivity-type source diffusion layer 7 on a first conductivity-type semiconductor substrate 1; further comprises a trench gate electrode 22 which penetrates the source diffusion layer 7 and the body layer 3, and is formed in a trench reaching the epitaxial layer 2.例文帳に追加

第１導電型の半導体基板１の上部には、第１導電型のエピタキシャル層２、第２導電型のボディ層３、第１導電型のソース拡散層７を備え、ソース拡散層７及びボディ層３を貫通しエピタキシャル層２に達するトレンチ内部に形成されるトレンチゲート電極２２を備える。 - 特許庁

Further, the semiconductor substrate 1 contains a conductive source region 14 which is located on an opposite side of the contacts 11, 12 with respect to the word line 4 and extends in the first direction, and an embedded diffusion layer 15 which extends in a second direction perpendicular to the first direction from the source region 14 to be connected with the source diffusion layer 13.例文帳に追加

半導体基板１は，更に，ワード線４に対して上記コンタクト１１，１２の反対側に位置し，且つ，第１方向に延伸する導電性のソース領域１４と，ソース領域１４から第１方向と垂直な第２方向に延伸してソース拡散層１３に接続する埋め込み拡散層１５とを含む。 - 特許庁

To prevent structural changes which changes a soft jointing material to an intermetallic compound layer by diffusion, and to prevent lowering of reliability due to defects of segregation or the like for occurrence by diffusion in a high-temperature environment or a temperature cycle environment, during assembly or in practical use in a flip-chip assembly of a semiconductor chip.例文帳に追加

半導体チップのフリップチップ実装において、実装時や実使用時の高温環境や、温度サイクル環境で拡散によって軟質の接合材料から金属間化合物層へ変化するような構造変化をなくし、かつ拡散によって生じる偏析等の欠陥による信頼性の低下を防止しする。 - 特許庁

The semiconductor device further comprises: a second-conductivity-type high-concentration impurity region 111 in the impurity region 104 between the adjacent trenches; and a diffusion suppressing element (for example, carbon) doped region 106 that includes the high-concentration impurity region 111 and prevents the diffusion of a second-conductivity-type impurity.例文帳に追加

さらに隣接するトレンチ間における不純物領域１０４中に、第２導電型高濃度不純物領域１１１と、高濃度不純物領域１１１を包含すると共に第２導電型不純物の拡散を抑制する拡散抑制元素（例えば炭素）ドープ領域１０６とが形成されている。 - 特許庁

The luminous body 10 comprises a light emitting element 11 formed of a semiconductor, a light diffusion means 12 provided in a region including right above a light emitting part 11a of the light emitting element, and a reflector 13 provided around the light emitting element for mainly reflecting light which does not transmit the light diffusion means.例文帳に追加

半導体からなる発光素子１１と；発光素子の発光部１１ａ直上を含む領域に設けられた光拡散手段１２と；発光素子の周囲に設けられ、光拡散手段を透過していない光を主に反射する反射体１３と；を具備する発光体１０を構成する。 - 特許庁

Light emitted from a light-emitting area A of the group III nitride compound semiconductor light-emitting element 201, which is a primary light source, is directly discharged upwards through the sealing resin 5c into which a light diffusion material is dispersed and is also diffused by the light diffusion material dispersed into the sealing resin 5c.例文帳に追加

一次光源であるIII族窒化物系化合物半導体発光素子２０１の発光領域Ａから発せられた光は、光拡散材料が分散された封止樹脂５ｃを透過して直接上方に放出される他、封止樹脂５ｃに分散された光拡散材料により拡散される。 - 特許庁

The manufacturing method of a semiconductor element includes: a step for forming a diffusion prevention film in a laminated structure including at least a first metal film 22A and a metal silicide film 22C containing nitrogen on a first conductive layer 21; and a step for forming a second conductive layer 23 on the diffusion prevention film.例文帳に追加

本発明に係る半導体素子の製造方法は、第１導電層（２１）上に、少なくとも第１金属膜（２２Ａ）および窒素含有の金属シリサイド膜（２２Ｃ）を含む積層構造で拡散防止膜を形成するステップと、該拡散防止膜上に第２導電層（２３）を形成するステップとを含む。 - 特許庁

In the polymer porous film for semiconductor wafer dicing, a viscous layer, having the peeling strength of ≤50 gf, is provided on the porous film having the porosity of 10 to 50% and gas permeability of 0.1 to 100 sec by drying and burning a diffusion medium after a slurry, with which particulates are diffused in the diffusion medium, is continuously applied onto a carrier.例文帳に追加

分散媒に微粒子を分散させたスラリーをキャリア上に連続的に塗布した後、分散媒の乾燥、焼結を行い気孔率が１０〜５０％で、通気度が０．１〜１００秒である多孔質フィルムに、剥離力が５０ｇｆ以下となる粘着層を設けた半導体ウエハダイシング用高分子多孔質膜。 - 特許庁