「semiconductor diffusion」に関連した英語例文の一覧と使い方(34ページ目) - Weblio英語例文検索

Because an N+-type diffusion area 103 is absent on the incident surface side in the detector 100, the electron beam (or the reflected electron) accelerated by the high acceleration voltage (about 100 keV) is incident from the rear face side (the incident surface side) of the N--type semiconductor substrate 101 and reaches the vicinity of the PN junction on the front face side to generate electrons.例文帳に追加

ＰＮ型電子線検出器１００では、Ｎ^+型拡散領域１０３が入射面側にないので、高い加速電圧（１００ＫｅＶ程度）で加速された電子線（又は反射電子）は、Ｎ^-型半導体基板１０１の裏面側（入射面側）から入射し、表面側のＰＮ接合近傍に達して電子を生じさせる。 - 特許庁

To compensate an oxygen defect in a Ta2O5 film and to minimize the formation of an oxide film at the interface between the Ta2O5 film and an Si substrate during a heat treatment process for crystallizing the Ta2O5 film, and to minimize the diffusion of impurity elements in a channel doped region in a semiconductor device having the Ta2O5 film as a gate insulating film.例文帳に追加

Ｔａ_2 Ｏ_5 膜をゲート絶縁膜として有する半導体装置において、前記Ｔａ_2 Ｏ_5 膜中の酸素欠損を補償し、またこれを結晶化させる熱処理工程の際に前記Ｔａ_2 Ｏ_5 膜とＳｉ基板との界面において生じる酸化膜の形成を最小化し、またチャネルドープ領域中の不純物元素の拡散を最小化する。 - 特許庁

This semiconductor storage comprises field effect transistors formed on one surface side of a semiconductor substrate, the plurality of ferroelectric capacitors formed in proximity to each other above the field effect transistors, an insulating film for carrying out self-aligning planarization of the gaps between the adjacent ferroelectric capacitors upon the formation thereof by covering the plurality of ferroelectric capacitors, and the hydrogen diffusion preventing film formed on the insulating film.例文帳に追加

上記の課題を解決した半導体装置は、半導体基板の一面側に形成された電界効果型トランジスタと、前記電界効果型トランジスタの上方に互いに近接して形成された複数の強誘電体キャパシタと、前記複数の強誘電体キャパシタを覆い隣接する前記強誘電体キャパシタ間の間隙をその形成時に自己整合的に平坦化する絶縁膜と、前記絶縁膜上に形成された水素拡散防止膜とを具備することを特徴とする。 - 特許庁

The oxide semiconductor layer 113 is in contact with the second conductive layers 115a, 115b and barrier layers 116a, 116b including aluminum oxide as the first component, whereby diffusion of aluminum atoms to the oxide semiconductor layer 113 is suppressed.例文帳に追加

インジウム、ガリウム、及び亜鉛を含む酸化物半導体層を有した薄膜トランジスタ１５０がアルミニウムを第１成分とする第１導電層（１１４ａ、１１４ｂ）と高融点金属材料からなる第２導電層（１１５ａ、１１５ｂ）を積層したソース電極層及びドレイン電極層（１１７ａ、１１７ｂ）を有し、酸化物半導体層１１３が、前記第２導電層（１１５ａ、１１５ｂ）および酸化アルミニウムを第１成分とするバリア層（１１６ａ、１１６ｂ）と接することで、アルミニウム原子の酸化物半導体層１１３への拡散を抑制する。 - 特許庁

In the semiconductor integrated circuit apparatus, a drain D, a gate G, a source S, and a back gate BG in a high-concentration diffusion region are formed in this order, and an insulating gate field effect transistor having a drain output terminal pad is included.例文帳に追加

ドレインＤ、ゲートＧ、ソースＳ及び高濃度拡散領域のバックゲートＢＧが、この順序で形成され、ドレイン出力端子ｐａｄを有する絶縁ゲート電界効果型トランジスタを含む半導体集積回路装置において、バックゲート用に形成された前記高濃度拡散領域の一部分の、ドレイン出力端子ｐａｄが設けられた位置とは反対側のみに金属配線を設ける。 - 特許庁

To provide a thin-film transistor at a low cost which can restrain diffusion of impurities from a glass substrate to a semiconductor layer, and improve transistor characteristics, in particular the threshold voltage characteristic, a manufacturing method of the thin-film transistor, a transmission type liquid crystal display device capable of improving transmittance, and a manufacturing method of the liquid crystal display device.例文帳に追加

ガラス基板から半導体層への不純物の拡散を抑制し、トランジスタ特性、特にしきい値電圧特性を改善できる低コストの薄膜トランジスタ及びこの薄膜トランジスタの製造方法を提供すること、及び、透過率を向上することが可能な透過型の液晶表示装置及びこの液晶表示装置の製造方法を提供することを目的とする。 - 特許庁

When forming a source region 24 and a drain region 25 of an NMOS transistor 20 formed on the same silicon substrate 30 along with the NPN transistor 10, a high-concentration region 15 can be formed in the same process, thus excluding an exclusive diffusion process for forming the high-concentration region 15, and manufacturing a semiconductor device 1 with a small number of processes.例文帳に追加

ＮＰＮトランジスタ１０と共に同一シリコン基板３０上に形成されるＮＭＯＳトランジスタ２０のソース領域２４およびドレイン領域２５を形成する際同一工程で高濃度領域１５を形成することができるので、高濃度領域１５を形成するための専用の拡散工程を省き、少ない工程数で半導体装置１を製造することができる。 - 特許庁

In a solar battery 100, a second conductive dopant diffusion layer 65 is formed at the first main surface side of the first conductive semiconductor solar battery substrate 1, and a plurality of linear finger electrodes 4 for output extraction are formed on the first main surface, and solar lights are received in the first main surface area exposed between the finger electrodes 4.例文帳に追加

太陽電池１００においては、第一導電型の半導体太陽電池基板１の第一主表面側に、第二導電型のドーパント拡散層６５が形成され、該第一主表面上に出力取出用の線状のフィンガー電極４が複数形成され、該フィンガー電極４の間に露出した第一主表面領域にて太陽光を受光する。 - 特許庁

A gate groove 5 is provided to an oxide film 4 doped with n-type impurities, n-type semiconductor regions 6 functioning as a source and a drain are formed by solid phase diffusion, and furthermore the gate groove 5 is filled up with a high dielectric material 7 and a low-resistance metal film 8 for the formation of a gate insulating film and a gate electrode.例文帳に追加

ｎ型不純物がドープされた酸化膜４にゲート溝５を形成した後、酸化膜４からのｎ型不純物の固相拡散によりソース、ドレインとして機能するｎ型半導体領域６を形成し、さらにゲート溝５の内部に高誘電体材料７および低抵抗金属膜８を埋め込むことでそれぞれゲート絶縁膜およびゲート電極を形成する。 - 特許庁

An interlayer insulating film 106 is formed on a memory cell 100 constituted of a bit line 102 composed of a diffusion layer formed on a semiconductor substrate 101, a gate insulation film having a trapping performance formed between bit lines 102, and a word line 104 formed on the gate insulation film, and a bit line contact plug 109 connected to the bit line 102 is formed in this interlayer insulating film 106.例文帳に追加

半導体基板１０１に形成された拡散層からなるビット線１０２、ビット線１０２間に形成されたトラップ性のゲート絶縁膜、ゲート絶縁膜上に形成されたワード線１０４とで構成されたメモリセル１００上に、層間絶縁膜１０６が形成され、この層間絶縁膜１０６中に、ビット線１０２に接続するビット線コンタクトプラグ１０９が形成されている。 - 特許庁

A plurality of trenches 11, an N type pillar region 2 formed by diffusing N type impurities contained in a dielectric layer 12 filling the trench 11 into a P type epitaxial layer, and a P type pillar region 3 by the P type epitaxial layer remaining between the diffusion regions are provided on the P type epitaxial layer laminated on a high concentration N type semiconductor substrate 1.例文帳に追加

高濃度Ｎ型の半導体基板１上に積層されたＰ型のエピタキシャル層上に、複数のトレンチ溝１１と、トレンチ溝１１内に充填された誘電体層１２に含まれるＮ型不純物が、Ｐ型のエピタキシャル層中に拡散して形成されたＮ型ピラー領域２と、拡散領域間に残ったＰ型のエピタキシャル層によるＰ型ピラー領域３とを備える。 - 特許庁

A conductive film of a barrier nature (referred to as barrier type conductive film, hereafter) preventing the diffusion of copper is provided between thin-film transistors (represented as TFTs, hereafter), so as to form the wiring containing copper without diffusing copper to the semiconductor layer of the TFT.例文帳に追加

本発明では、半導体装置に用いる配線として、配線抵抗の低抵抗化を実現する銅を含む配線を微細化して用いるとともに、銅の拡散を防ぐバリア性の導電膜（以下、バリア性導電膜）を薄膜トランジスタ（以下、ＴＦＴと表記する）との間に設けることによりＴＦＴの半導体層に銅が拡散することなく銅を含む配線を形成することを特徴とする。 - 特許庁

The MOS transistor 100, 100a, 100b formed on a semiconductor substrate 90, and having a drain region 20 and a backgate region 40 comprising different conductive type diffusion layers 21, 22, 41 and 42 is characterized in that the drain region 20 and the backgate region 40 are arranged adjacent to each other, and have a region with a PN-junction formed on the adjacent surface.例文帳に追加

半導体基板９０に形成され、異なる導電型の拡散層２１、２２、４１、４２からなるドレイン領域２０とバックゲート領域４０とを有するＭＯＳトランジスタ１００，１００ａ、１００ｂであって、 前記ドレイン領域２０と前記バックゲート領域４０とが隣接して配置され、隣接面にＰＮ接合が形成された領域を有することを特徴とする。 - 特許庁

The semiconductor device has a selection gate electrode SG of a selection gate transistor ST and a perimeter gate electrode TG of a perimeter gate transistor TR, a first insulation film 30 and a first barrier film 31 on an impurity diffusion layer 28 between gate electrodes SG and TG and the side face of the gate electrode, and a second insulation film 32 filling between the gate electrodes SG and TG on the first barrier film 31.例文帳に追加

選択ゲートトランジスタＳＴの選択ゲート電極ＳＧ、及び周辺トランジスタＴＲの周辺ゲート電極ＴＧを有し、ゲート電極ＳＧ、ＴＧ間の不純物拡散層２８上及びゲート電極側面に第１絶縁膜３０、第１バリア膜３１を有し、第１バリア膜３１上にゲート電極ＳＧ、ＴＧ間を埋める第２絶縁膜３２を有する。 - 特許庁

The semiconductor memory is composed of a transistor TRA for selection (A) and a memory cell MCAM composed of a first electrode 21, a capacitor layer 22 and a second electrode 23 (B), the first electrode 21 is connected, via the transistor TRA for selection, to a bit line BLA and a thermal diffusion layer 25 is formed on or above the memory cell MCAM or under or below the memory cell.例文帳に追加

半導体メモリは、（Ａ）選択用トランジスタＴＲ_Aと、（Ｂ）第１の電極２１とキャパシタ層２２と第２の電極２３とから成るメモリセルＭＣ_AMから構成され、第１の電極２１は選択用トランジスタＴＲ_Aを介してビット線ＢＬ_Aに接続され、メモリセルＭＣ_AMの上若しくは上方、あるいは又、メモリセルの下若しくは下方には、熱拡散層２５が形成されている。 - 特許庁

An n- type epitaxial Si layer held between trenches 3 is changed to a semiconductor structure consisting of n-type pillar layer 5/p-type pillar layer 4/n-type pillar layer 5 arranged transversely, which practically plays the same role as a super junction structure, by implanting As and B to a side surface of the trench 3 by using a rotational ion implantation method and using the difference in diffusion coefficient.例文帳に追加

回転イオン注入法を用いてＡｓおよびＢをトレンチ３の側面に注入し、拡散係数の違いを利用することによって、トレンチ３で挟まれたｎ^- 型エピタキシャルＳｉ層を、横方向に並んだｎ型ピラー層５／ｐ型ピラー層４／ｎ型ピラー層５からなる、実質的にＳｕｐｅｒ Ｊｕｎｃｔｉｏｎ構造と同じ役割を果たす半導体構造に変える。 - 特許庁

A manufacturing method for a semiconductor device using acid diffusion comprises forming a resist pattern in a partial area of a substrate,contacting a result forming the resist pattern with descumming solution which includes an acid source, resolving a resist residue which remains on a substrate face within the descumming solution using an acid obtained from the acid source, and removing the resolved residue and descumming solution from the substrate.例文帳に追加

基板上の一部領域にレジスト・パターンを形成し、レジスト・パターンが形成された結果物に酸ソースを含むデスカム溶液を接触させ、デスカム溶液内で、酸ソースから得られる酸を利用して、基板表面に残留するレジスト残留物を分解させ、分解された残留物及びデスカム溶液を基板から除去する、酸の拡散を利用する半導体素子の製造方法である。 - 特許庁

The memory element 1 is provided with a gate electrode 104 formed through a gate insulating film 103 on a semiconductor layer 102, a channel area arranged below the gate electrode 104, the diffusion areas 107ab of conductive types reverse to that of the channel area on both sides of the channel area, and a memory function body 109 having the function of holding charges on both sides of the gate electrode 104.例文帳に追加

メモリ素子１は、半導体層１０２上にゲート絶縁膜１０３を介して形成されたゲート電極１０４と、ゲート電極１０４下に配置されたチャネル領域と、チャネル領域の両側で、チャネル領域と逆導電型の拡散領域１０７ａｂと、ゲート電極１０４の両側で、電荷を保持する機能を有するメモリ機能体１０９とを備える。 - 特許庁

The semiconductor light-emitting device comprises: an n-type clad layer of AlGaInP; a luminous layer of undoped AlGaInP formed on the n-type clad layer; a p-type clad layer of Mg-added AlGaInP formed on the luminous layer; and a current diffusion layer of Zn-added p-type GaInP formed on the p-type clad layer.例文帳に追加

半導体発光装置は、ＡｌＧａＩｎＰからなるｎ型クラッド層と、前記ｎ型クラッド層上に形成され、アンドープのＡｌＧａＩｎＰからなる発光層と、前記発光層上に形成され、Ｍｇを添加したＡｌＧａＩｎＰからなるｐ型クラッド層と、前記ｐ型クラッド層上に形成され、Ｚｎを添加したｐ型のＧａＩｎＰからなる電流拡散層とを有する。 - 特許庁

The method of forming a diffusion barrier used for manufacturing the semiconductor device includes a step for depositing an iridium-doped tantalum-based barrier layer on a pattern-formed intermediate dielectric (ILD) layer by a physical vapor deposition (PVD) process, and the barrier layer is deposited to form the barrier layer into amorphous structure as a result, at least 60% of an iridium concentration in terms of atomic weight.例文帳に追加

半導体デバイス製造に用いる拡散バリアを形成する方法は、物理蒸着（ＰＶＤ）工程によって、パターン形成された中間誘電体（ＩＬＤ）層の上に、イリジウム・ドープされたタンタル・ベースのバリア層を堆積するステップを含み、該バリア層は、原子量で少なくとも６０％のイリジウム濃度で、バリア層が結果としてアモルファス構造を有するように堆積される。 - 特許庁

This manufacturing method contains a step in which the impurities are selectively introduced at a first concentration, into a region for nonvolatile memory cells 20R and a region for the electrostatic discharge damage countermeasure transistors 10R in the semiconductor substrate 1, and thereby the tunnel diffusion layer 24 is formed; and at the same time, a source region 11 and a drain region 12 of the electrostatic discharge damage action transistor are formed.例文帳に追加

この製造方法は、半導体基板１において不揮発性メモリセル用領域２０Ｒおよび静電破壊対策トランジスタ用領域１０Ｒに第１濃度で不純物を選択的に導入することによって、トンネル拡散層２４を形成し、同時に静電破壊対策トランジスタのソース領域１１およびドレイン領域１２を形成する工程を含む。 - 特許庁

The plasma silicon nitride film used for a Cu diffusion protection film left as a part of the interlayer films 1, 4 between the upper and lower interconnections 2, 5 when the plasma silicon nitride film is deposited on the Cu film which is formed as the interconnection part 2 of the semiconductor device prevent an increase in interconnection capacitance caused by high permittivity of the plasma silicon nitride film to realize decrease in the wiring capacitance.例文帳に追加

これにより、半導体装置の配線部２として形成されるＣｕ膜の上にプラズマシリコン窒化膜を堆積する場合、Ｃｕの拡散防止膜として用いられるプラズマシリコン窒化膜が上下配線２，５間の層間膜１，４の一部に残ることで、プラズマシリコン窒化膜の高誘電率に起因する配線容量の増加を防止し、配線容量の低減を達成することができる。 - 特許庁

This CMOS image sensor includes a semiconductor substrate in which an active region and an element isolation region are segmented, a photodiode region and a transistor region which are formed on the active region, a gate electrode formed on the transistor region and having first and second heights, and a diffusion region formed by implanting impurity ions into the photodiode region and the transistor region.例文帳に追加

本発明に係るＣＭＯＳイメージセンサは、アクティブ領域と素子分離領域が区画された半導体基板と、アクティブ領域に形成されたフォトダイオード領域とトランジスタ領域と、トランジスタ領域に形成された第１の高さと第２の高さを有するゲート電極と、フォトダイオード領域とトランジスタ領域に不純物イオンが注入されて形成された拡散領域と、を含むことを特徴とする。 - 特許庁

The solid-state imaging device comprises: a multilayer wiring layer 73; a semiconductor layer 64 that is provided on the multilayer wiring layer 73 and has a penetration trench; a first conductive layer 69 embedded inside the penetration trench; a first insulation film 32 formed on the periphery of the first conductive layer 69; and a first impurity diffusion layer 36 of a first conductive type formed on the periphery of the first insulation film 32.例文帳に追加

固体撮像装置は、多層配線層７３と、前記多層配線層上に設けられ、貫通トレンチを有する半導体層６４と、前記貫通トレンチ内部に埋め込まれた第１導電層６９と、前記第１導電層の周囲に形成された第１絶縁膜３２と、前記第１絶縁膜の周囲に形成された第１導電型の第１不純物拡散層３６とを備える。 - 特許庁

The semiconductor device includes: an MOS transistor whose drain region is an impurity diffusion region formed in the first region of the SOI substrate with an active layer insulated and separated from a support substrate by a buried oxide film and separated into a plurality of regions including the first and the second regions by a field oxide film having a thickness reaching the buried oxide film; and a first wiring layer.例文帳に追加

半導体装置は、埋め込み酸化膜によって支持基板から絶縁分離されるとともに、埋め込み酸化膜にまで達する厚さを有するフィールド酸化膜によって、第１および第２の領域を含む複数の領域に分離された活性層を有するＳＯＩ基板の、第１の領域に形成された不純物拡散領域をドレイン領域とするＭＯＳトランジスタと、第１の配線層とを有する。 - 特許庁

In a simulation method of a semiconductor device containing a hetero interface in an information processing apparatus, a carrier current density in a vertical direction to the hetero interface in the vicinity of the hetero interface is calculated by weight-averaging a carrier current density represented based on a drift diffusion equation and a carrier current density represented based on a thermoelectronic emission condition or a thermoelectronic/field emission condition (S04, S05).例文帳に追加

情報処理装置におけるヘテロ界面を含む半導体デバイスのシミュレーション方法であり、ヘテロ界面近傍において、当該ヘテロ界面に垂直な方向のキャリア電流密度を、ドリフト拡散方程式に基づいて表されるキャリア電流密度と熱電子放出条件又は熱電子・電界放出条件に基づいて表されるキャリア電流密度とを加重平均したものとして演算する（Ｓ０４，Ｓ０５）。 - 特許庁

A semiconductor device comprises a base layer 9 formed on a silicon substrate 1, an emitter layer 12 formed in the base layer 9, and an emitter wiring layer 22 contacting to the emitter 12, where an emitter electrode layer 14 of a silicon layer is between the emitter layer 12 and the emitter wiring layer 22, and the emitter layer 12 is formed out of impurities by thermal- diffusion from the emitter electrode layer 14.例文帳に追加

シリコン基板１上に形成されたベース層９と、このベース層９内に形成されたエミッタ層１２と、このエミッタ層１２にコンタクトするエミッタ配線層２２とを有する半導体装置において、前記エミッタ層１２上とエミッタ配線層２２との間にシリコン層から成るエミッタ電極層１４を介在させ、エミッタ層１２はエミッタ電極層１４から熱拡散された不純物から成る。 - 特許庁

The memory elements are formed on parts of word lines 1104 formed as gate electrodes on a semiconductor substrate 1101 through gate insulating films 1103 and on the lateral sides of the gate electrodes; and contain memory function groups 1105a and 1105b having charge holding functions, channel regions 1110 disposed under the gate insulating films 1103, and diffusion regions 1107 disposed on both sides of the channel regions 1110.例文帳に追加

メモリ素子は、半導体基板１１０１上にゲート絶縁膜１１０３を介して形成されたゲート電極としてのワード線１１０４の一部と、このゲート電極の側方に形成され、電荷を保持する機能を有するメモリ機能体１１０５ａ，１１０５ｂと、ゲート絶縁膜１１０３下に配置されたチャネル領域１１１０と、チャネル領域の両側に配置された拡散領域１１０７とを含んでいる。 - 特許庁

To carry out a desired circuit connection in a subsequent wiring forming step and enhance a yield of a semiconductor product in such a manner that, even when a finished dimension of a wiring layer or a diffusion layer fluctuates because of exposure variations and etching variations in a production process, a characteristic fluctuation of a transistor because of its fluctuation is corrected or a decrease in an operating allowance of an internal circuit is prevented.例文帳に追加

製造プロセスでの露光ばらつき、エッチングばらつきによって配線層あるいは拡散層の仕上がり寸法が変動した場合でも、その変動によるトランジスタの特性変動を補正する、あるいは内部回路の動作余裕の減少を防止するように、以後の配線形成工程で所望の回路接続を行うことができ、半導体製品の歩留まりを向上させることができる。 - 特許庁

A method of diffusing impurities into crystal silicon particles has process of forming silica glass containing impurities for a second conductive semiconductor on the surface of crystal silicon particles by introducing an impurity gas containing oxygen while inputting a great amount of first conductive crystal silicon particles into a diffusion pipe to make stir and process of forming a second conductive silicon layer by making impurities diffuse on the surface of the crystal silicon.例文帳に追加

結晶シリコン粒子への不純物の拡散方法は、拡散管内に多数の第１導電型の結晶シリコン粒子を入れて攪拌させながら酸素を含んだ不純物ガスを導入することによって、結晶シリコン粒子の表面に第２の導電型用の不純物を含有した珪酸ガラスを形成する工程と、結晶シリコン粒子の表面に不純物を拡散させて第２の導電型のシリコン層を形成する工程とを有する。 - 特許庁

A projection wall having a second side surface opposed to a first side surface is formed on a semiconductor substrate, a single side contact mask having an opening part selectively opening a part of the first side surface of the wall, is formed, then a first impurity layer and a second impurity layer covering the first impurity layer by diffusing impurities having different diffusion degrees into a first side surface exposed to the opening.例文帳に追加

半導体基板に第１の側面に反対される第２の側面を有して突出した壁体）を形成し、壁体の第１の側面の一部を選択的に開口する開口部を有する片側コンタクトマスクを形成した後、開口部に露出した第１の側面部分に互いに拡散度が異なる不純物を拡散させて第１の不純物層及び該第１の不純物層を覆う第２の不純物層を形成することを特徴とする。 - 特許庁

To provide a semiconductor substrate in which a heavily doped layer having a resistance that is uniform within a lot is easily formed, and furthermore any protective film for inhibiting out-diffusion of the impurity from the heavily doped layer is not required.例文帳に追加

この発明は、低濃度の不純物を含有する低濃度不純物基板に高濃度不純物拡散層を形成し、更にその上層に前記高濃度不純物拡散層より低濃度の不純物を含有するエピタキシャル層を形成した構造とすることで、ロット内で均一な抵抗を有する高濃度不純物層を容易に形成することができ、しかも高濃度不純物層からの不純物の外方拡散を防ぐための保護膜を必要としない半導体基板を得ようとするものである。 - 特許庁