「semiconductor diffusion」に関連した英語例文の一覧と使い方(31ページ目) - Weblio英語例文検索

A substrate contact diffusion area 13a is formed in a varactor active area by doping an n-well region 12 with comparatively high-concentration N-type impurities, but an extension area (or LDD area), such as the varactor of a usual semiconductor device is not formed.例文帳に追加

バラクタ用の活性領域には、Ｎウェル領域１２に比較的高濃度のＮ型不純物をドープしてなる基板コンタクト用拡散領域１３ａが形成されているが、従来の半導体装置のバラクタのようなエクステンション領域（又はＬＤＤ領域）は形成されていない。 - 特許庁

The semiconductor laser chip 1 includes an impurity diffusion region 16 formed near a resonator end surface, and end surface protective films 14 and 15 which are formed on the surface of the resonator end surface and extended from the resonator end surface to the inside of the laser chip 1.例文帳に追加

本発明における半導体レーザチップ１は、共振器端面近傍に形成される不純物拡散領域１６と、共振器端面の表面に形成されるとともに共振器端面からレーザチップ１の内側に延在する端面保護膜１４、１５と、を備える。 - 特許庁

To provide a semiconductor memory device that prevents the deterioration of the hydrogen diffusion blocking performance of a hydrogen barrier film covering a capacitor caused by an influence of an uneven shape by a plurality of ferroelectric capacitors, and the variation of a polarization characteristic of the ferroelectric capacitor, and to provide a manufacturing method therefor.例文帳に追加

複数の強誘電体キャパシタによる凹凸形状の影響を受けてキャパシタを被覆する水素バリア膜の水素拡散阻止能力が劣化すること、および強誘電体キャパシタの分極特性がばらつくことを防止する半導体記憶装置とその製造方法を提供する。 - 特許庁

The method of manufacturing a semiconductor device eliminates ion implantation of impurities for channel formation on a field oxide film 30, in the method of ion implantation of impurities for channel formation of conductivity type reverse to that of a well diffusion layer after gate electrode formation.例文帳に追加

本発明の半導体装置の製造方法は、ゲート電極形成後にウェル拡散層とは逆導電型のチャネル形成用の不純物をイオン注入する製造方法において、フィールド酸化膜３０にチャネル形成用の不純物をイオン注入しない製造方法である。 - 特許庁

To provide a method for producing a high purity silicon carbide tube having high purity, excellent in denseness corrosion resistance, strength characteristics or the like and suitably usable as various members for a heat treating apparatus such as a liner tube and a process tube used for a diffusion furnace for semiconductor fabrication.例文帳に追加

高純度で緻密性、耐蝕性、強度特性などに優れ、熱処理装置用の各種部材、例えば半導体製造用の拡散炉に用いられるライナーチューブ、プロセスチューブなどの熱処理部材として好適に用いられる高純度炭化珪素チューブの製造方法を提供する。 - 特許庁

Since the distance (d1) between the gate electrode 5 and the drain electrode, the distance (d2) between the gate electrode 5 and the drain wiring, and the distance between the gate electrode 5 and the drain diffusion region can be made larger than those in the conventional semiconductor device having the same size, the capacitance between them can be reduced.例文帳に追加

このようなゲート電極構造により、ゲート電極−ドレイン電極間距離（ｄ１）、ゲート電極−ドレイン配線間距離（ｄ２）、ゲート電極−ドレイン拡散領域間距離を同じサイズの従来のものより大きくすることができるのでそれらの間の容量が低減される。 - 特許庁

In a semiconductor device having MOS transistors that have been continuously arranged in the direction of the plane of a substrate, a gate electrode and a wiring section that connects the gate electrodes (part shown by an arrow 13 in the figure) are embedded in a layer lower than the front surface of a substrate 10 where a diffusion layer 14 is formed.例文帳に追加

基板の平面方向において連続して配置されるMOSトランジスタを有する半導体装置において、ゲート電極および該ゲート電極間を接続する配線部（矢印１３で図示する箇所）が、拡散層１４が形成される基板１０の表面より下層に埋め込まれている。 - 特許庁

A nitride-based compound semiconductor including nitrogen atoms and group III atoms that include at least gallium atoms selected from aluminum atoms, gallium atoms, indium atoms, and boron atoms comprises a diffusion-promoting material for diffusing interstitial atoms of the group III atoms as an additive.例文帳に追加

アルミニウム原子、ガリウム原子、インジウム原子およびボロン原子から選択される、少なくともガリウム原子を含むＩＩＩ族原子と、窒素原子とを含む窒化物系化合物半導体であって、前記ＩＩＩ族原子の格子間原子を拡散させる拡散促進物質を添加物としてドープしたものである。 - 特許庁

To enhance reliability on a gate insulating film by preventing the diffusion of hydrogen to the gate insulating film, too, in making the gate insulating film the stack type of a silicon oxide film and a silicon nitride film so as to prevent boron atoms from diffusing to a silicon semiconductor substrate.例文帳に追加

ゲート絶縁膜を通してボロン原子がシリコン半導体基板へ拡散することを防止するために、ゲート絶縁膜をシリコン酸化膜と窒化シリコン膜の積層型とする場合に、水素のゲート絶縁膜への拡散も防止し、ゲート絶縁膜の信頼性を向上させる。 - 特許庁

In the masking paste used as a diffusion-controlling mask in diffusing a dopant over a semiconductor substrate to form the doped regions, the masking paste includes at least a solvent, a thickener, and a SiO_2 precursor, and/or a TiO_2 precursor is provided.例文帳に追加

半導体基板にドーパントを拡散させ、ドーピング領域を形成する際に拡散制御用マスクとして用いられるマスキングペーストにおいて、少なくとも溶剤、増粘剤、および、ＳｉＯ_2前駆体および／またはＴｉＯ_2前駆体を含むことを特徴とするマスキングペーストを提供する。 - 特許庁

To provide a semiconductor device which is stable and reduces the fluctuation or dispersion of characteristics, by suppressing the diffusion of an impurity inside a silicone substrate after compensation ion injection, and preventing the fluctuation of transistor characteristics or element separation characteristics.例文帳に追加

補償イオン注入後の不純物のシリコン基板内での拡散を押さえ、トランジスタ特性や素子分離特性の変動を防止することができ、安定で特性の変動やばらつきの少ない半導体装置を実現することができる半導体装置のコンタクト形成方法の提供を課題とする。 - 特許庁

The semiconductor device is formed with P-type embedded diffusion regions 4 discretely connected to a partial bottom face of the P-type body region 3, each extending in a direction parallel to the substrate surface, and having high concentration relative to that of the N-type drift region 5 so that respective tips reach the inside of the drift region 5.例文帳に追加

そして、Ｐ型ボディ領域３の一部底面に離散的に連結すると共に、それぞれが基板面に平行な方向に延伸し、各先端がドリフト領域５内に達するよう、Ｎ型ドリフト領域５より高濃度のＰ型埋め込み拡散領域４が形成される。 - 特許庁

To provide a method of manufacturing a semiconductor device in manufacture of SJ-MOSFET by trench filling epitaxial technique, which does not isolate a p-column from a n-type source on a n-column without degrading on-resistance because of a drive diffusion in a n-type source region.例文帳に追加

トレンチ埋め込みエピ方式によるＳＪ−ＭＯＳＦＥＴの製造において、ｎ型ソース領域のドライブ拡散によりオン抵抗を悪化させることなく、ｐカラムとｎカラム上のｎ型ソース領域を分離させない半導体装置の製造方法を提供することができる。 - 特許庁

The semiconductor device includes a first pad 1 for current source connection, a via chain which has one end connected to the first pad 1 and the other end connected to a substrate 20 via a diffusion layer 21 of the same conductivity type as the substrate 20, and a second pad 2 and a third pad 3 for voltage measurement.例文帳に追加

本発明による半導体装置は、電流源接続用の第１パッド１と、一端が、第１パッド１に接続され、他端が、基板２０と同じ導電型の拡散層２１を介して基板２０に接続されたヴィアチェーンと、電圧測定用の第２パッド２及び第３パッド３とを具備する。 - 特許庁

The optical semiconductor device includes a thermally conductive high-resistance portion which limits inflow of a current from the side face of the conductive support while allowing thermal diffusion from the side face of the conductive support to the base, and an electrically conductive portion which allows inflow of a current from the bottom surface of the support.例文帳に追加

光半導体装置は、導電性支持体の側面から基台への熱拡散を許容しつつ導電性支持体の側面からの電流の流入を制限する伝熱性高抵抗部と、導電性支持体の底面からの電流の流入を許容する導電部と、を有する。 - 特許庁

Further, the semiconductor device includes a channel stopper region (N-type channel stopper region 9) which is a first conductivity type, and has a higher impurity concentration than the impurity region and comes into contact with a bottom surface of the element isolation region 6 and a low-concentration diffusion region adjoining the element isolation region 6.例文帳に追加

更に、第１導電型であり、不純物領域よりも不純物濃度が高く、素子分離領域６の底面と、素子分離領域６に隣接する低濃度拡散領域の各々とに接しているチャネルストッパー領域（Ｎ型チャネルストッパー領域９）を有する。 - 特許庁

He ions are directed onto the entire surface of a chip, and a life time killer is introduced from a shallower position d2 than the position d1 of a pn junction surface 31 formed of the n^- semiconductor layer 22 and the p^+ diffusion area 23, to a deeper position d3, thus forming a low life time area 32 on the entire surface of the chip.例文帳に追加

チップ全面にＨｅイオンを照射して、ｎ^-半導体層２２とｐ^+拡散領域２３とからなるＰＮ接合面３１の位置ｄ１よりも浅い位置ｄ２から深い位置ｄ３までライフタイムキラーを導入し、チップ全体に低ライフタイム領域３２を形成する。 - 特許庁

The layer 24 made of a mixed crystal compound semiconductor containing two or more types of group III elements is formed by an organic metal vapor phase growing process, and the diffusion layer 7 is formed on the layer 24 by a hydride vapor growing process.例文帳に追加

そして、該オフアングルを有する単結晶基板１上に、２種以上のＩＩＩ族元素を含む混晶化合物半導体よりなる発光層部２４を有機金属気相成長法により形成し、該発光層部２４の上に電流拡散層７をハイドライド気相成長法により形成する。 - 特許庁

To provide an apparatus for measuring semiconductor electrical characteristics that not only computes the lifetime and diffusion length of carriers but also measures electrical characteristics of semiconductors, such as the mobility of carriers, directly without requiring high time resolution and advanced arithmetic functions.例文帳に追加

本発明は、単にキャリアの寿命や拡散長を求めるのではなく、直接的に半導体のキャリアの移動度等の電気特性を測定するものであって、高度な時間分解能や高度な演算機能を必要としない半導体電気特性の測定装置を提供することを目的とする。 - 特許庁

Gate electrodes 22A to 22E formed on a semiconductor substrate interposing a gate insulation film and diffusion regions 24A to 24F formed at both sides with a gate electrode therebetween are provided for constituting a plurality of transistors Qp1 to Qp7 arranged in an output cell.例文帳に追加

出力セル４Ａに配置される複数のトランジスタＱｐ１〜Ｑｐ７を構成するために、半導体基板上にゲート絶縁膜を介して形成されたゲート電極２２Ａ〜２２Ｅと、そのゲート電極を挟んだ両側に形成された拡散領域２４Ａ〜２４Ｆとが設けられている。 - 特許庁

To provide a semiconductor process simulation device which adopts an impurity diffusion model under the consideration of a dislocation loop for reducing a time and labor required for extracting the physical quantity of the dislocation loop from a transmission electron microscope picture.例文帳に追加

転位の輪を考慮に入れた不純物拡散モデルを取り入れた半導体プロセスシミュレーション装置において、転位の輪の物理量を透過電子顕微鏡写真から抽出する時間と労力を低減した半導体プロセスシミュレーション装置を提供することを目的とする。 - 特許庁

To provide a SiC formed material having an electrical resistivity suitable as a shielding body for a heat treatment device of a semiconductor production apparatus, a heat-resistant member such as a soaking ring and a member such as a dummy wafer or a susceptor used in a diffusion furnace device, an etching device, a CVD device or the like.例文帳に追加

半導体製造装置の熱処理装置用遮蔽体、均熱リングなどの耐熱部材、拡散炉装置、エッチング装置、ＣＶＤ装置などに用いられるダミーウエハやサセプターなどの部材として好適な電気抵抗率を有するＳｉＣ成形体を提供する。 - 特許庁

A DMOS (double diffused metal oxide semiconductor) transistor 23 and the pn junction diode 22a are formed on one SOI layer 13b surrounded by trench separation 15 in a shape that they are insulated electrically by a p-type diffusion layer 20 formed in a state of being levitated electrically on the SOI layer 13b surrounded by the trench separation 15.例文帳に追加

トレンチ分離１５で囲まれた１つのＳＯＩ層１３ｂには、ＤＭＯＳトランジスタ２３と温度検出用ＰＮ接合ダイオード２２ａとが、電気的に浮いた状態で形成されるＰ型拡散層２０によって電気的に絶縁される形で形成されている。 - 特許庁

The cleaning agent contains a polycarboxylic acid and a diethylenetriamine penta acetic acid and is used after a chemical mechanical polishing process of a semiconductor device, having a barrier film for copper diffusion prevention and copper wirings on an insulating film containing an SiOC as a component with a dielectric constant of 3.0 or below.例文帳に追加

ポリカルボン酸およびジエチレントリアミン五酢酸を含有し、ＳｉＯＣを構成成分として含有する誘電率が３．０以下の絶縁膜上に銅拡散防止用バリア膜及び銅配線を備える半導体デバイスの化学的機械的研磨工程の後に用いられる洗浄剤。 - 特許庁

In a semiconductor device having a PN junction part, a low concentration substrate junction of a p^+ layer and an n^- layer steep in impurity concentration gradient is formed, and a diffusion layer of a p^- layer in a low concentration is formed by making a surface concentration low and diffusing deeply so that it does not make a junction with the n^- layer of the substrate.例文帳に追加

PN接合部を有する半導体装置において、不純物濃度勾配の急峻なｐ^+層とｎ^-層の低濃度基板接合を形成し、低濃度のｐ^-層の拡散層を基板のn-層と接合ができないように表面濃度を薄く、深く拡散させて形成した。 - 特許庁

To obtain a semiconductor integrated circuit device which can increase the access speed to the memory cell of the memory cell section of a DRAM by reducing the resistance of the bit line or capacity connection of the memory cell section by siliciding the diffusion layer of a logic circuit section in a chip in which the memory cell section and the logic section of a peripheral circuit integrally coexist.例文帳に追加

ＤＲＡＭのメモリセル部と、周辺回路のロジック部とを一体化した混載チップで、論理回路部の拡散層を珪化物化して高速化、高集積化しつつ、メモリセル部のビット線接続や容量接続の抵抗を低減して該セルへのアクセスの高速化を可能にする装置を提供する。 - 特許庁

At a memory part A1, on the other hand, the silicide layer 14 is not formed on the diffusion area 12b, which is covered with the high dielectric-constant insulating film 7 to prevent the semiconductor substrate 1 from being damaged when a spacer 13, the silicide layer 14, and a contact hole 17 are formed.例文帳に追加

一方、メモリ部Ａ１では、ＭＩＳトランジスタの拡散領域１２ｂ上にシリサイド層１４を形成せず、それを高誘電率絶縁膜７で覆い、スペーサ１３、シリサイド層１４およびコンタクトホール１７を形成する際の半導体基板１へ及ぼすダメージを防止する。 - 特許庁

To provide an optical amplifier having a reflector of light that increases diffusion efficiency of the heat generated on the reflection surface of the reflector of light or ideally inhibits generation of heat, and to provide a semiconductor laser amplifier having a reflector of light which suitably increases stimulation efficiency.例文帳に追加

光の反射体の反射面において発生する熱の拡散効率を高める、あるいは、熱の発生を抑えるのに好適な光の反射体を有する光増幅器及び励起効率を高めるのに好適な光の反射体を有する半導体レーザ増幅器を提供する。 - 特許庁

Even when a surge voltage is applied, since a pn junction is formed by the n-type semiconductor layer region 130 and the p type impurity diffusion region 170, the concentration of the surge voltage on a defect is prevented and the destruction of the dielectric separation membrane 120 is prevented.例文帳に追加

サージ電圧が印加されたとしても、ｎ−型半導体層領域１３０とｐ型不純物拡散領域１７０とによりｐｎ接合が形成されているため、サージ電圧が欠陥に集中することを防ぎ、誘電体分離膜１２０の破壊を防止することができる。 - 特許庁

A region just under a charge holding part, of the bottom surface of both sides of the projection of a semiconductor substrate having a projection step in the cross-section in the direction perpendicular to the gate electrode is formed as a part of the diffusion layer region completely working as the source/drain on the active region.例文帳に追加

ゲート電極に垂直な方向の断面において、凸部の段差を有する半導体基板の凸部両側底面であって電荷保持部の直下である領域が、活性領域上では、全てソース／ドレインである拡散層領域の一部である構造にした。 - 特許庁

A gate electrode 15 is formed via a gate oxidized film 14 on a prescribed channel region 13 on a semiconductor substrate 11 enclosed with an element isolation oxide film 12, and a source/drain diffusion layer 16 is formed on the both-side substrates, and the gate electrode 15 is coated with dielectric 17.例文帳に追加

素子分離酸化膜１２に囲まれた半導体基板１１上における所定のチャネル領域１３上にゲート酸化膜１４を介してゲート電極１５、その両側の基板上にはソース／ドレイン拡散層１６が形成されゲート電極１５は絶縁膜１７で覆われている。 - 特許庁

The semiconductor device manufacturing method includes (A) a step to form a gate electrode 13 on a substrate 11, (B) a step to detect the three dimensional shape of the gate electrode 13, and (C) a step to form a diffusion area 32 in a substrate 11 by implanting a impurity ion 31.例文帳に追加

半導体装置の製造方法は、（Ａ）基板１１上にゲート電極１３を形成するステップと、（Ｂ）ゲート電極１３の三次元形状を検出するステップと、（Ｃ）不純物イオン３１を注入することによって、基板１１中に拡散領域３２を形成するステップとを備える。 - 特許庁

The semiconductor device is provided with a channel layer 18 which is formed on a silicon substrate 10 and composed of SiGe whose thickness is 2-6 nm, a gate electrode 22 which is formed on the channel layer through a gate insulating film 20, and a source/drain diffusion layer 32 which is formed in both sides of the gate electrode.例文帳に追加

シリコン基板１０上に形成された、厚さ２〜６ｎｍのＳｉＧｅより成るチャネル層１８と、チャネル層上に、ゲート絶縁膜２０を介して形成されたゲート電極２２と、ゲート電極の両側に形成されたソース／ドレイン拡散層３２とを有している。 - 特許庁

When the semiconductor substrate is exposed to the high-density plasma, a temperature becomes high only on the extreme surface of the substrate and quickly drops along the thickness of the substrate, so that this property is used to repair a spot defect with heat generated on the surface without advancing diffusion.例文帳に追加

高密度プラズマに半導体基板をさらした場合、基板の極表面のみが高温になり基板の厚み方向では急速に温度が低下するので、この性質を利用すれば、拡散を進めることなく、表面に発生した熱により点欠陥を修復することができる。 - 特許庁

The cell transistor is equipped with a semiconductor substrate where a projection is formed, a gate insulating film, a pair of diffusion regions to serve as source/drain regions, a tunnel insulating film, a pair of floating gates FG1 and FG2 formed on the opposed sides of the projection respectively, an inter-poly insulating film, and a control gate CG.例文帳に追加

セルトランジスタは、凸部が形成された半導体基板と、ゲート絶縁膜と、ソース・ドレインとなる一対の拡散領域と、トンネル絶縁膜と、凸部の各側面側に設けられた一対のフローティングゲートＦＧ１，ＦＧ２と、インターポリ絶縁膜と、コントロールゲートＣＧとを備える。 - 特許庁

A semiconductor integrated circuit is equipped with a first transistor 2 which is provided with source contacts S1 and S2 and a first and a second resistor, 5 and 5, formed of diffusion layers between the source contacts S1 and S2 besides a gate G and a drain D and a second transistor 3 equipped with a gate, a drain, and a source.例文帳に追加

ゲートＧ，ドレインＤの他に、複数のソースコンタクトＳ１，Ｓ２およびこれらソースコンタクトＳ１，Ｓ２間の拡散層により形成される第１および第２の抵抗５を備えた第１のトランジスタ２と、ゲート，ドレインおよびソースを備えた第２のトランジスタ３とを有する。 - 特許庁

Further, the MO_xN_y metal compound is an extremely efficient oxygen diffusion barrier at 1,000°C, and achieves, in a p-type metal oxide semiconductor (pMOS) device, an extremely aggressive equivalent oxide film thickness (EOT) and an inversion layer thickness of 14 Å or less.例文帳に追加

さらに、本発明のＭＯ_ｘＮ_ｙ金属化合物は、１０００℃において非常に効率的な酸素拡散障壁であり、ｐ金属酸化物半導体（ｐＭＯＳ）デバイスにおいて、非常に攻撃的な等価酸化膜厚（ＥＯＴ）および１４Å未満の反転層厚を可能にする。 - 特許庁

A He ion is irradiated on the whole of a chip and a lifetime killer is introduced from a position d2 shallower than a position d1 of a PN junction surface 31 including the n^- semiconductor layer 22 and the p^+ diffusion region 23 to a position d3 deeper than the position d1 to form a low lifetime region 32 on the whole of the chip.例文帳に追加

チップ全面にＨｅイオンを照射して、ｎ^-半導体層２２とｐ^+拡散領域２３とからなるＰＮ接合面３１の位置ｄ１よりも浅い位置ｄ２から深い位置ｄ３までライフタイムキラーを導入し、チップ全体に低ライフタイム領域３２を形成する。 - 特許庁

The semiconductor device comprises a transistor formed by a diffusion layer 103 and gate polysilicon 104 that becomes a gate electrode, an element separation region using a LOCOS oxide film 102, net-like gate polysilicon wiring 101 formed at the element separation region, and metal film wiring 105 arranged on the upper layer.例文帳に追加

拡散層１０３とゲート電極となるゲートポリシリ１０４により形成されたトランジスタと、ＬＯＣＯＳ酸化膜１０２を用いた素子分離領域と、素子分離領域に形成された、網目状のゲートポリシリ配線１０１と、この上層に配置された金属膜の配線１０５とを備える。 - 特許庁

Then, an impurity diffusion step is performed to dispose a heating device 920 such as a laser annealing device, a heat gas annealing device, or a lamp annealing device on the one surface 10s side and heat the semiconductor layer 1a with the temperature on the one surface 10s side being higher than that on the other surface 10t side.例文帳に追加

その後、不純物拡散工程において、一方面１０ｓ側にレーザーアニール装置、ヒートガスアニール装置、ランプアニール装置等の加熱装置９２０を配置し、一方面１０ｓ側を他方面１０ｔ側より温度を高くした状態で半導体層１ａを加熱する。 - 特許庁

To provide such a gate insulation film for semiconductor device that has a high dielectric constant and less deterioration and can be made smaller in film thickness, and in which an reactive (diffusion) layer is difficult to be formed between the Si base on a substrate and itself and a stable characteristic with less leak current is given.例文帳に追加

誘電率が高くかつ劣化が少なく、より薄膜化することが可能であり、基板上のＳｉ下地との間に反応（拡散）層が形成され難い等、リーク電流が少ない安定した特性を有する半導体装置用ゲート絶縁膜を得ることを課題とする。 - 特許庁

Crack resistance is improved in the first and the second interlayer insulating films 13 and 14 because of the adhesiveness of the PSG films 13a and 14a, and the thermal diffusion of phosphorus out of the PSG films 13a and 14a into the semiconductor layer 1a is prevented by the NSG films 13b and 14b.例文帳に追加

これにより、ＰＳＧ膜１３ａ，１４ａの粘性によって第１，第２層間絶縁膜１３，１４のクラック耐性を向上させるとともに、ＮＳＧ膜１３ｂ，１４ｂによってＰＳＧ膜１３ａ，１４ａ中のリンが半導体層１ａに熱拡散されることを防止する。 - 特許庁

To provide a method for manufacturing a thin semiconductor device on which a back electrode is disposed via an impurity diffusion region for contact for preventing the strength failure of a wafer-shaped substrate, and obtaining the contact of the back electrode at a lower temperature.例文帳に追加

薄型で、かつ、コンタクト用不純物拡散領域を介して裏面電極を配した半導体装置において、ウエハ状の基板における強度的な不具合を回避できるとともに、より低温で裏面電極のコンタクトをとることができる半導体装置の製造方法を提供する。 - 特許庁

To provide a method, where in a semiconductor substrate, there is formed a ultra-shallow junction whose dopant concentration distribution is narrowed through control of its junction depth, by restricting the channelling of dopants in the ion implantation process to a minimum and by controlling the diffusion of dopant in the following heat annealing treatment process.例文帳に追加

イオン注入工程でのドーパントのチャンネリングを最小限に抑制し、また引き続く熱アニール処理工程でのドーパントの拡散を抑制することにより接合深さを制御してドーパント濃度分布を狭小化した超浅型接合を半導体基板内に形成する方法を提供する。 - 特許庁

To provide a process for fabricating a thin film transistor in which a shallow junction diffusion layer can be formed on the surface layer of a semiconductor thin film and thereby the leak current can be suppressed uniformly by relaxing the electric field at the drain end without providing an LDD region.例文帳に追加

半導体薄膜の表面層に浅い接合の拡散層を形成することが可能で、これによりＬＤＤ領域を設けることなくドレイン端においての電界を緩和してリーク電流を均一に抑えることができる薄膜トランジスタの製造方法を提供する。 - 特許庁