「semiconductor diffusion」に関連した英語例文の一覧と使い方(32ページ目) - Weblio英語例文検索

The dummy word line is electrically connected to the diffusion layer of the second conductivity type via a first interconnection layer 12, and at the same time, is connected to the well 2a region of the first conductivity type or the semiconductor substrate via an interconnection layer 14 in a layer above the first interconnection layer.例文帳に追加

ここで、ダミーワード線は、第１の配線層１２を介して第２導電型拡散層と電気的に接続されるとともに、第１の配線層より上層の配線層１４を介して第１導電型ウェル２ａ領域または半導体基板に接続されている。 - 特許庁

To markedly lessen a polysilicon gate electrode and a diffusion layer in sheet resistance and to prevent a leakage current from drastically increasing at a diffused layer junction in a salicide process, through which a semiconductor device is formed.例文帳に追加

半導体装置の形成方法であるサリサイドプロセスにおいて、PolySiゲート電極、拡散層のシート抵抗を大幅に低減し、かつ、拡散層の接合リーク電流増加を大幅に防止する半導体薄膜の形成方法、半導体装置の製造方法および半導体装置を提供する。 - 特許庁

A contact hole 103 and a recessed groove 104 for wiring are formed on an interlayer insulation film 102 being deposited on a semiconductor substrate 101, and a TiN/Ti film 105 being used as a diffusion prevention film is formed on the wall surfaces of the contact hole 103 and the recessed groove 104.例文帳に追加

半導体基板１０１の上に堆積された層間絶縁膜１０２にコンタクトホール１０３及び配線用凹状溝１０４を形成した後、コンタクトホール１０３及び配線用凹状溝１０４の壁面に拡散防止膜となるＴｉＮ／Ｔｉ膜１０５を形成する。 - 特許庁

After a gate oxide film 4 and a gate electrode film 5 are formed on a P-type semiconductor substrate 1, a highly concentrated impurity diffusion region 7 is formed by implanting highly concentrated N-type impurity ions using a first masking means 6a having a pattern width wider than that of a gate electrode 5a as a mask.例文帳に追加

Ｐ型半導体基板１上に、ゲート酸化膜４及びゲート電極膜５を形成後、ゲート電極５ａよりもパターン幅を拡げて形成された第１マスク手段６ａをマスクとして、高濃度のＮ型不純物イオンを注入して高濃度不純物拡散領域７を形成する。 - 特許庁

A 1 to 3 nm thickness tunnel insulating film 14 consisting of acid nitride silicon and a degenerated n-type electrode 15 as a second conductivity-type heavily-doped semiconductor layer, whose impurity concentration is 1×1019 cm-3 or higher are formed along recesses and projections on the p-type diffusion layer 13.例文帳に追加

ｐ型拡散層１３の上の凹凸形状に沿って、酸窒化シリコンよりなり厚さが１ｎｍ〜３ｎｍのトンネル絶縁膜１４と、不純物濃度が１×１０^19ｃｍ^-3以上であって第２導電型の高濃度半導体層としての縮退したｎ型電極１５が形成されている。 - 特許庁

To provide a Cu wiring film forming method which can improve, using a simple structure and a simple process, the adhesiveness between a diffusion barrier base film and a Cu wiring film, when Cu wiring is used in a semiconductor device, and can realize low manufacturing cost and improved production efficiency.例文帳に追加

半導体デバイスでＣｕ配線を用いる場合に、拡散バリア用下地膜とＣｕ配線膜との密着性を、簡易な構成と簡略な工程で向上させることができ、製作コストの低下と生産効率の向上を実現できるＣｕ配線膜形成方法を提供する。 - 特許庁

In the semiconductor device, p-type regions on which a metal electrode is placed via an insulating film and which has high impurity concentration in a gate pad electrode region, are formed into a structure in which the regions are mutually connected on a surface by ion implantation and thermal diffusion from a plurality of isolated surface regions.例文帳に追加

ゲートパッド電極領域内であって、金属電極が絶縁膜を介して載置される高不純物濃度のｐ型領域が、複数の分離表面領域からのイオン注入と熱拡散とにより表面で相互に連結した構造にされている半導体装置とする。 - 特許庁

A p^++-type first diffused layer 11 is formed on the surface of an n^--type semiconductor substrate 10 by diffusing a p-type impurity, and an n-type fourth diffused layer 14 shallower than the first diffusion layer 11 is formed on the surface of the substrate 10 by diffusing an n-type impurity.例文帳に追加

Ｎ^−型半導体基板１０の表面にＰ型不純物の拡散によって、Ｐ^＋＋型の第一拡散層１１が形成され、基板１０の表面にＮ型不純物の拡散によって、第一拡散層１１より浅いＮ型の第四拡散層１４が形成される。 - 特許庁

In this manufacturing method, a liquid impurity material source 2 composed of mixed material of aluminum, boron and organic solvent is spread on the surface of an N-type semiconductor substrate 1 and heated at a temperature lower than the diffusion temperature of aluminum, the organic solvent is vaporized, and a layer containing aluminum and boron is formed.例文帳に追加

アルミニウムとホウ素と有機溶剤との混合物から成る液状不純物源２をＮ形半導体基板１の表面に塗布し、これをアルミニウムの拡散温度よりも低い温度で加熱して有機溶剤を蒸発させてアルミニウムとホウ素を含む層を形成する。 - 特許庁

In the semiconductor integrated circuit device having a through-hole electrode, when a through-via is formed after forming a pre-metal wiring layer, a silicon nitride type insulation film is used as a metal diffusion prevention film at an interface of an interlayer insulation film located at the upper end of the through-hole electrode, and a silicon carbide type insulation film is used as the metal diffusion prevention film at other interfaces of the interlayer insulation films.例文帳に追加

本願の一つの発明は、貫通電極を有する半導体集積回路装置において、プリメタル配線層形成よりも後に貫通ビアを形成する場合において、貫通電極の上端に当たる層間絶縁膜の界面に、メタル拡散防止絶縁膜として、窒化シリコン系絶縁膜を使用し、それ以外の層間絶縁膜の界面に、メタル拡散防止絶縁膜として、炭化シリコン系の絶縁膜を使用するものである。 - 特許庁

A multilayer reflection film electrode has a reflection electrode layer 122 laminated on a p-type semiconductor later 100, an agglomeration preventing electrode layer 126 laminated on the reflection electrode layer 122 to prevent an agglomeration phenomenon of the reflection electrode layer 122, and a diffusion preventing electrode layer 124 inserted between the reflection electrode layer 122 and the agglomeration preventing electrode layer 126 to prevent the diffusion of the agglomeration preventing electrode layer 126.例文帳に追加

ｐ型半導体層１００上に積層される反射電極層１２２、反射電極層１２２の集塊現象を防止するために反射電極層１２２上に積層される集塊防止電極層１２６、及び集塊防止電極層１２６の拡散を防止するために反射電極層１２２と集塊防止電極層１２６との間に挿入された拡散防止電極層１２４を備える多層反射膜電極である。 - 特許庁

The semiconductor device is equipped with a semiconductor substrate 1, gate electrodes 3, an impurity diffusion region 4, at least a wiring layer 6 formed through the intermediary of an interlayer insulating film 5, containing relay pins connected electrically to the gate electrodes 3, and an uppermost wiring layer 8 formed through the intermediary of an interlayer insulating film 7, containing wiring patterns which are electrically connected to the relay pins respectively.例文帳に追加

半導体基板１と、複数のゲート電極３と、不純物拡散領域４と、層間絶縁膜５を介して形成され、複数のゲート電極にそれぞれ電気的に接続された複数の中継ピンを含む少なくとも１層の配線層６と、層間絶縁膜７を介して形成され、複数の中継ピンにそれぞれ電気的に接続された複数の配線パターンを含む最上層の配線層８とを具備する。 - 特許庁

The method comprises a process for forming a dummy gate on a semiconductor substrate, a process for forming a source/drain diffusion region by introducing impurities in the semiconductor substrate using the dummy gate as a mask, a process for forming an insulating film around the dummy gate, a process for forming an opening by removing the dummy gate, and a process for forming a gate electrode in the opening via a gate insulating film.例文帳に追加

半導体基板上にダミーゲートを形成する工程、前記ダミーゲートをマスクとして前記半導体基板に不純物を導入して、ソース・ドレイン拡散領域を形成する工程、前記ダミーゲートの周囲に絶縁膜を形成する工程、前記ダミーゲートを除去して開口部を形成する工程、及び前記開口部にゲート絶縁膜を介してゲート電極を形成する工程を具備する方法である。 - 特許庁

A translucent case 203 is disposed to surround a direction irradiated with light of a semiconductor light-emitting element 111 and comprises eight or more reflection surfaces having different irradiation directions in a direction of an irradiated surface for the purpose of converging light radiated at 180° around a radiation axis of the semiconductor light-emitting element 111 onto a surface diffusion plate 501 and enabling approximately uniform planar light emission display.例文帳に追加

透光性ケース２０３は、半導体発光素子１１１の光の照射される方向を包囲するように配置されており、半導体発光素子１１１の照射軸を中心として１８０度方向に照射された光を表面拡散板５０１に集光して、かつほぼ均一な面発光表示を可能とする目的で、照射面方向に照射方向の異なる反射面を８面以上備えている。 - 特許庁

The apparatus also includes a dead layer (86) coupled to the light-illumination side of the bulk semiconductor material, the dead layer having a thickness configured to substantially match a predetermined thickness value and wherein an absolute value of a thermal coefficient of gain due to the minority carrier diffusion length property of the bulk semiconductor material is configured to substantially match an absolute value of a thermal coefficient of gain due to the thickness of the dead layer (86).例文帳に追加

装置はまた、バルク半導体材料の光照射面に結合されており予め決められた厚み値に実質的に一致するように構成されている厚みを有する不感層（８６）を含んでおり、バルク半導体材料の少数担体拡散距離特性による熱利得係数の絶対値が、不感層（８６）の厚みによる熱利得係数の絶対値に実質的に一致するように構成されている。 - 特許庁

In the solid-state image pickup device 30, a plurality of photoelectric conversion elements 34 in which a heavily-doped impurity diffusion layer 36 is formed on the surface are formed in a two-dimensional array at the surface of a semiconductor substrate, and an insulating layer 40 is laminated on a semiconductor substrate 32.例文帳に追加

表面に高濃度不純物拡散層３６が形成された複数の光電変換素子３４が半導体基板表面部に二次元アレイ状に配列形成され、半導体基板３２の上に絶縁層４０が積層された固体撮像素子３０において、前記各光電変換素子の直上の絶縁層４０と高濃度不純物層３６との間の界面部分にそれぞれ不純物拡散抑制層５０を形成する。 - 特許庁

In the method of forming wirings of a semiconductor element in which ultra-fine electronic circuit wirings are formed, the electronic circuits are formed by embedding conductor materials including at least Cu layer into the substrate material and only the open surface of the electronic circuits is covered with a material for preventing movement by thermal diffusion of the conductor material.例文帳に追加

微細な電気回路配線を形成する半導体素子の配線形成方法において、基材中に少なくともＣｕ層を含む導電体材料の埋め込みにより電気回路を形成し、該導電体材料の熱拡散移動を防止する材料によって、前記電気回路の開放表面のみを被覆する。 - 特許庁

After a protection film 7 which suppresses the outward diffusion of impurities included in a source layer 6a and a drain layer 6b is formed on the entire face of a semiconductor substrate 1, activation annealing of impurities introduced into the source layer 6a and the drain layer 6b is performed, thereby reducing a resistance in the source layer 6a and the drain layer 6b.例文帳に追加

ソース層６ａおよびドレイン層６ｂに含まれる不純物の外方拡散を抑制する保護膜７を半導体基板１上の全面に形成してから、ソース層６ａおよびドレイン層６ｂに導入された不純物の活性化アニールを行うことにより、ソース層６ａおよびドレイン層６ｂを低抵抗化する。 - 特許庁

For the hydrogen barrier to protect the ferroelectric capacitor (C_FE) from the hydrogen diffusion in the semiconductor device (102), nitride-aluminum oxide (N-AlOx) is formed on the ferroelectric capacitor (C_FE), and one or more silicon nitride layers (112, 117) are formed on the nitride-aluminum oxide (N-AlOx).例文帳に追加

半導体装置（１０２）内の水素拡散から強誘電体キャパシタ（Ｃ_FE）を保護するための水素障壁は、強誘電体キャパシタ（Ｃ_FE）上に酸化アルミニウム窒化物（Ｎ−ＡｌＯｘ）が形成され、そして酸化アルミニウム窒化物（Ｎ−ＡｌＯｘ）上に１つ又はそれ以上の窒化シリコン層（１１２、１１７）が形成される。 - 特許庁

Bonding property of a barrier layer to a foundation dielectric is improved by forming a bonding/interlaminar region (410) of a semiconductor substrate element (404) before deposition of a barrier layer (412), strength to the next mutual connection layer is improved without changing function of a barrier layer, and diffusion of Cu into a dielectric substrate is limited.例文帳に追加

バリア層（４１２）の堆積前に半導体基板素子（４０４）の接着／層間領域（４１０）を形成することによって、下地の誘電体に対するバリア層の接着性を改善し、バリア層の機能を変えることなく、次の相互接続層に対する強度を高め、Ｃｕの誘電体基板内への拡散を制限する。 - 特許庁

The functional fiber or the functional textile product, which radiates infrared rays and charged particles, is provided, being obtained by the following steps that semiconductor particles are dispersed in a predetermined dispersion and selectively dispersed in the crystal interface regions or noncrystalline regions of a fibrous polymer to effect infiltration/diffusion into the fibrous polymer.例文帳に追加

赤外線及び荷電粒子を放射する機能性繊維又は機能性繊維製品は、所定の分散液中で半導体粒子を分散させ、半導体粒子を繊維高分子の結晶界面領域又は非結晶領域に選択的に分散させ浸透拡散することにより作成する。 - 特許庁

To improve hygroscopicity while raising a mechanical strength in a barrier insulating film or a main insulating film on it, and to further reduce a dielectric constant, and particularly to provide a film depositing method and a semiconductor device which can further reduce a specific dielectric constant while especially maintaining a copper diffusion preventing function in the barrier insulating film.例文帳に追加

バリア絶縁膜やその上の主絶縁膜において機械的強度を高めるとともに、吸湿性を改善し、かつ、更なる低誘電率化を図ること、特にバリア絶縁膜では銅拡散防止機能を維持しつつ、比誘電率を更に低減させることができる成膜方法及び半導体装置を提供する。 - 特許庁

Before or during the step (ii), a nitride or oxynitride layer (5) of a semiconductor of the thin layer (3) is formed on the exposed region (3a) with a thickness sufficient to provide a ratio of the rate of oxygen diffusion though the exposed region (3a) to that through the region (3b) covered with the mask (4) that is greater than 2.例文帳に追加

ステップ（ii）の前又は最中に、薄い層（３）の半導体の窒化物又は酸窒化物の層（５）は、露出領域（３ａ）上に形成され、上記層（５）の厚さは、露出領域（３ａ）を通る酸素の拡散速度とマスク（４）で覆われる領域（３ｂ）を通る酸素の拡散速度との比が２より大きくなるようにする。 - 特許庁

To provide a method and a device for bump bonding, capable of effectively controlling the progress of metal diffusion between formed bumps and electrode pads and surely preventing failures in the gold wire tear-off process after bump formation, by enabling local heating of very small spots on the semiconductor wafer.例文帳に追加

半導体ウェハの微小部位に対し局所的に加熱できるようにして、形成済みのバンプと電極パッド間での金属拡散の進行を効果的に抑制でき、バンプ形成後の金線の引きちぎり工程において失敗の発生を確実に防止することのできるバンプボンディング方法および装置を提供する。 - 特許庁

A semiconductor device and its manufacturing method characteristically has a profile of a gate electrode, a profile or scope of a diffusion layer forming ion implantation region, or a peripheral profile of an element region, or has an insulation film coating a part of the element region formed before ion implantation.例文帳に追加

本発明に係る半導体装置及びその製造方法は、ゲート電極の形状、拡散層形成用イオン注入領域の形状若しくは範囲、又は、素子領域の周辺形状に特徴があり、あるいは、イオン注入前に素子領域の一部を被覆する絶縁膜を形成する点に特徴を有するものである。 - 特許庁

In this hydrogen gas sensor having a sensor element formed by bonding of the metal oxide semiconductor and the hydrogen absorbing metal such as a Pd-based metal, at least a part of the hydrogen absorbing metal surface is coated with a film having a function permeating hydrogen gas and suppressing diffusion of oxygen gas, such as a silica film.例文帳に追加

金属酸化物半導体とＰｄ系金属等の水素吸蔵性金属との接合により形成されるセンサ素子を有する水素ガスセンサにおいて、前記水素吸蔵性金属表面が、その少なくとも一部において、シリカ膜等の、水素ガスを透過し、かつ、酸素ガスの拡散を抑制する機能を有する膜でコートされている。 - 特許庁

The diffraction grating 2 is arranged on the diffusion optical path of laser beams, among optical paths for guiding laser beams emitted from a semiconductor laser 1 to an objective lens 6, and an effective diffraction pattern 15 is formed only on the center part of the diffraction grating 2 which has a diameter smaller than the effective beam diameter of a laser beam.例文帳に追加

半導体レーザー１から出射されるレーザービームを対物レンズ６に導く光路のうち、レーザービームの拡散光路上に回折格子２を配置すると共に、この回折格子２にレーザービームのビーム有効径に対して小径の中央部分に限定して有効回折パターン１５を形成している。 - 特許庁

In the semiconductor device having an MOS type transistor structure and using the capacity between a gate electrode 23 and an impurity diffusion layer 24 as a varicap, a short channel effect can be utilized by constituting a gate width (GW) formed in a channel region beneath the gate electrode 23 in a multistage.例文帳に追加

本発明の半導体装置は、ＭＯＳ型トランジスタ構造で、ゲート電極２３と不純物拡散層２４間の容量をバリキャップとして用いるものにおいて、前記ゲート電極２３下のチャネル領域に形成されたゲート幅（ＧＷ）を多段階に構成することで、狭チャネル効果を利用することを特徴とするものである。 - 特許庁

To provide a manufacturing method of a semiconductor element which minimizes TED (Transient Enhanced Diffusion) phenomenon of impurities which is generated in heat treatment process and other successive heat treatment processes for relaxing damage due to ion implantation and prevents lowering of upper film quality caused by outgassing.例文帳に追加

イオン注入による損傷を緩和させるための熱処理工程やその他後続の熱処理工程の際に発生する不純物のＴＥＤ（Ｔｒａｎｓｉｅｎｔ Ｅｎｈａｎｃｅｄ Ｄｉｆｆｕｓｉｏｎ）現象を最大限抑え、アウトガス（ガス抜け）による上部膜質の低下を防止することが可能な半導体素子の製造方法を提供する。 - 特許庁

To provide a ceramic heater that has high heat conductivity and which can have surface temperature of a heater board follow the temperature change of a heating element quickly, control the temperature of a heating surface well, and prevent thermal diffusion of the impurities (such as Y) from the ceramic heater to a semiconductor wafer.例文帳に追加

熱伝導率が高く、ヒータ板の表面温度を発熱体の温度変化に迅速に追従させることができ、加熱面の温度を良好に制御することができるとともに、セラミックヒータから半導体ウエハへの不純物（Ｙ等）の熱拡散を防止することができるセラミックヒータを提供すること。 - 特許庁

To provide a compound semiconductor substrate and a method of manufacturing the same, in which diffusion of carriers in a double-hetero-structure is suppressed by reducing defects of the double-hetero-structure to uniform an in-plane carrier concentration distribution, thereby manufacturing a light emitting element having small variance in light emission lifetime and a long lifetime.例文帳に追加

ダブルヘテロ構造での欠陥を減少させることで、ダブルヘテロ構造中にキャリアが拡散することを抑制して面内キャリア濃度分布を均一なものとでき、これによって発光寿命のバラツキが小さく、かつ長寿命な発光素子を製造することのできる化合物半導体基板とその製造方法を提供する。 - 特許庁

A semiconductor device is provided that has a primary diffusion area (501) where multiple source regions (S), channel regions, and drain regions (D) are formed into a ring shape; and multiple primary gate electrodes (502), which are each formed on the multiple channel regions via a gate insulating film, and that in a radial shape.例文帳に追加

それぞれ複数のソース領域（Ｓ）、チャネル領域及びドレイン領域（Ｄ）がリング状に形成される第１の拡散領域（５０１）と、それぞれが複数のチャネル領域上にゲート絶縁膜を介して形成され、かつ放射状に形成される複数の第１のゲート電極（５０２）とを有する半導体装置が提供される。 - 特許庁

A process wherein an impurity diffusion layer 4 to be used to control threshold voltage is performed by implanting ions, and a process wherein a high temperature heat treatment is performed for a short period to recover the crystal defect generated by the ion implantation, are performed continuously without performing heat treatment in this manufacturing method of a semiconductor device.例文帳に追加

半導体装置の製造方法が、イオン注入によってしきい値電圧制御のための不純物拡散層を形成する工程と、イオン注入によって発生した結晶欠陥の回復のための高温短時間熱処理を行う工程とを、熱処理を実施することなく連続的に行う。 - 特許庁

To provide a semiconductor device having a structure using a film having a high dielectric constant as a gate insulation film which can suppress the deterioration of characteristics and reliability due to the formation of defects and trap sites, by suppressing the reaction between the gate insulation film consisting of the film having a high dielectric constant and a gate electrode and the diffusion of dopants into the gate insulation film.例文帳に追加

ゲート絶縁膜として高誘電率膜を用いる構造において、高誘電率膜からなるゲート絶縁膜とゲート電極との反応やゲート絶縁膜への不純物の拡散を抑制し欠陥やトラップサイトの形成に起因する特性や信頼性の低下を抑制することができる半導体装置の提供。 - 特許庁

To provide an Al alloy film for a display device in which mutual diffusion between Al and Si can be suppressed and electrical contact having low-resistance ohmic characteristics can be obtained, even if a barrier metal layer between a silicon semiconductor layer and/or a transparent conductive film and the Al alloy film is omitted, and which has sufficient heat resistance.例文帳に追加

シリコン半導体層および／または透明導電膜との間のバリアメタル層を省略しても、ＡｌとＳｉの相互拡散を抑制でき、低抵抗のオーミック特性を有する電気的接触が得られると共に、十分な耐熱性を有する表示装置用Ａｌ合金膜を提供する。 - 特許庁

To provide a method of fabricating a reverse-blocking insulated gate bipolar transistor which can reduce the occupation area ratio of an isolation region per chip, which becomes a problem even in the case of a thin wafer (semiconductor substrate) having a thickness of ≤150 μm, which can avoid the tradeoff between an on-voltage characteristic and turn-off loss, and also can reduce diffusion time.例文帳に追加

オン電圧特性とターンオフ損失とのトレードオフを回避できる１５０μｍ以下の薄いウェハ（半導体基板）の場合でも問題となる一チップあたりの分離領域の占有面積比率を小さくすることができ、拡散時間の短縮も図れる逆阻止型絶縁ゲート形バイポーラトランジスタの製造方法の提供。 - 特許庁

A carbon layer (22) is offset to depart from a gate electrode (15), relative to the tip of a source/drain extension region (18) of a field effect transistor formed in a semiconductor substrate (11); and is positioned to enclose a source/drain impurity diffusion region, in sectional profile.例文帳に追加

半導体基板（１１）に形成される電界効果型トランジスタのソース・ドレインエクステンション領域（１８）の先端に対してゲート電極（１５）から離れる方向にオフセットし、かつ、断面プロファイルでソース・ドレイン不純物拡散領域を取り囲んで位置する炭素層（２２）を有することを特徴とする半導体装置。 - 特許庁

The semiconductor light emitting element comprises a GaN buffer layer 102, a non-doped GaN layer 103, an n-type GaN contact layer 104, an n-type AlGaN lower cladding layer 105, a multiple quantum well light emitting layer 106, a p-type AlGaN upper cladding layer 107 and a p-type GaN current diffusion layer 108 sequentially laminated on a sapphire substrate 101.例文帳に追加

サファイア基板１０１上に、ＧａＮバッファ層１０２、ノンドープＧａＮ層１０３、ｎ型ＧａＮコンタクト層１０４、ｎ型ＡｌＧａＮ下クラッド層１０５、多重量子井戸発光層１０６、ｐ型ＡｌＧａＮ上クラッド層１０７およびｐ型ＧａＮ電流拡散層１０８が順次積層されている。 - 特許庁

In the semiconductor device having an MOS type transistor structure and using the capacity between a gate electrode 13 and source-drain (diffusion layer 14) as a varicap, an impurity layer is formed in a channel region 15 beneath the gate electrode 13 to have a concentration gradient.例文帳に追加

本発明の半導体装置は、ＭＯＳ型トランジスタ構造で、ゲート電極１３とソース・ドレイン（拡散層１４）間の容量をバリキャップとして用いるものにおいて、前記ゲート電極１３下のチャネル領域１５に形成された不純物層が濃度勾配を有するように形成されていることを特徴とするものである。 - 特許庁

To provide a Cu alloy sputtering target for obtaining a base film or the like excellent in close contact with a glass substrate and an Si film, having a high diffusion barrier property in Si and Cu, hardly generating blistering of a film and film separation even when exposed to a hydrogen plasma atmosphere, and to provide a method of manufacturing a Cu wiring film of a semiconductor device.例文帳に追加

ガラス基板やＳｉ系膜との密着性に優れ、ＳｉとＣｕとにおける高い拡散バリア性を有し、尚且つ水素プラズマ雰囲気に曝されても膜の膨れや膜剥がれが発生し難い、下地膜等を得るためのＣｕ合金スパッタリングターゲットおよび半導体装置のＣｕ配線膜の製造方法を提供する。 - 特許庁

To lower the collector-emitter saturation voltage for an NPN transistor of a semiconductor device by surely connecting an N+ diffusion area as a collector lead-out region to an N+ additional embedded layer formed between 1st and 2nd epitaxial layers.例文帳に追加

半導体装置のＮＰＮトランジスタにおいて、コレクタ導出領域となるＮ^+型拡散領域と第１エピタキシャル層と第２エピタキシャル層との間に形成されるＮ^+型付加埋め込み層とを確実に連結させることで、ＮＰＮトランジスタにおけるコレクタ−エミッタ間飽和電圧を低減させることを目的とする。 - 特許庁

In this surface acoustic wave element, an electrode 6 serving as an inter-digital transducer is formed on a piezoelectric substrate 1, and the electrode 6 includes the laminate structure of a conductive layer 2 made of metal, and an electronic diffusion suppressing layer 3 constituted of a semiconductor whose potential barrier should be formed on its interface with the conductive layer 2.例文帳に追加

本発明に係る弾性表面波素子は、圧電基板１上にインターディジタルトランスデューサとなる電極６が形成されており、該電極６は、金属からなる導電層２と、該導電層２との界面にポテンシャル障壁を形成すべき半導体からなる電子拡散抑制層３の積層構造を有している。 - 特許庁

To provide a method for refining materials where materials of a metal, an alloy, a semiconductor or the like are melted by the irradiation of electron beams, thus impurity elements included in the materials are removed, the convection current stirring and diffusion of the impurity elements are suppressed, and sufficiently refined high purity materials can be obtained.例文帳に追加

金属、合金、半導体などの材料を電子ビームの照射により溶融することにより、その材料に含まれる不純物元素を除去し、不純物元素の対流攪拌や拡散を抑制し、十分に精製された高純度の材料を得ることができる材料の精製方法を提供する。 - 特許庁

This semiconductor device 110 includes: first and second transistors 121, 122 each having a gate electrode, a source region and a drain region; and a diffusion region 150 connecting either of the source and drain regions of the first transistor 121 and either of the source and drain regions of the second transistor 122 to each other.例文帳に追加

ゲート電極、ソース領域およびドレイン領域をそれぞれが有する第１および第２のトランジスタ１２１，１２２と、第１トランジスタ１２１のソースおよびドレイン領域の一方と第２トランジスタ１２２のソースおよびドレイン領域の一方と互いに連結する拡散領域１５０とを備える半導体装置１１０を採用する。 - 特許庁

To provide an epitaxial wafer for compound semiconductor element provided with a nearly ideal n-type InGaAs non-alloy layer not resulting in any influence on the characteristics of transistors, by solving the problems of surface flatness, diffusion into the lower layers and memory effect resulting from an n-type dopant on the InGaAs non-alloy layer of the uppermost layer.例文帳に追加

最上層のＩｎＧａＡｓノンアロイ層へのｎ型ドーパントが及ぼす表面の平坦性、下層への拡散、及びメモリー効果といった課題を解決して、トランジスタの特性に影響が無い、理想に近いｎ型のＩｎＧａＡｓノンアロイ層を具備する化合物半導体素子用エピタキシャルウェハを提供すること。 - 特許庁