「semiconductor diffusion」に関連した英語例文の一覧と使い方(24ページ目) - Weblio英語例文検索

A semiconductor chip 10 is placed on an insulation tape 12 without openings, and projected electrodes 17 formed on the electrode 11 on the semiconductor chip 10 are connected electrically together by inner leads 13 formed on the insulating tape 12, so that the increase of diffusion processes for forming wiring on the semiconductor chip 10 is avoided.例文帳に追加

開口部を設けない絶縁テープ１２に半導体素子１０が搭載され、半導体素子１０の電極１１に形成された突起電極１７どうしが、絶縁テープ１２上に形成されたインナーリード１３によって電気的に接続されることで、半導体素子１０の配線形成のための拡散プロセス工程が増加することを回避できる。 - 特許庁

A semiconductor device includes a gate insulation film 20 formed on a semiconductor substrate 10, a cap film 22 formed on the gate insulation film, a silicon oxide film 23 formed on the cap film, a metal gate electrode 24 formed on the silicon oxide film, and source/drain diffusion layers 48 formed in the semiconductor substrate beside both sides of the metal gate electrode.例文帳に追加

半導体基板１０上に形成されたゲート絶縁膜２０と、ゲート絶縁膜上に形成されたキャップ膜２２と、キャップ膜上に形成されたシリコン酸化膜２３と、シリコン酸化膜上に形成された金属ゲート電極２４と、金属ゲート電極の両側の半導体基板内に形成されたソース／ドレイン拡散層４８とを有している。 - 特許庁

A semiconductor element 5 which has a layer of thermoplastic resin 3 previously formed on its backside across an Al film 2 is heated and pressed against a lead frame 8 to form a metal diffusion join of the Al film 2 and lead frame 8; and the thermoplastic resin 3 discharged to the periphery of the semiconductor element 5 is cooled and solidified to fix and reinforce the semiconductor element 5 and lead frame 8.例文帳に追加

予め裏面にＡｌ膜２を介して熱可塑性樹脂３の層が形成されている半導体素子５をリードフレーム８に加熱加圧し、Ａｌ膜２とリードフレーム８との金属拡散接合を形成させると共に、半導体素子５の周囲に排除された熱可塑性樹脂３を冷却固化して半導体素子５とリードフレーム８を固定補強する。 - 特許庁

A gate insulating film 12 and a gate electrode 13 are formed on a first conductivity-type semiconductor substrate 11, charge holders 61 and 62 are formed on side walls of the gate electrode 13, respectively, second conductivity-type diffusion regions 17 and 18 are provided to the semiconductor substrate 11, and a channel region 41 is arranged in the semiconductor substrate 11 under the gate electrode 13.例文帳に追加

第１導電型の半導体基板１１上にゲート絶縁膜１２、ゲート電極１３を形成し、ゲート電極１３の両側壁に電荷保持部６１，６２を形成し、半導体基板１１に第２導電型の拡散層領域１７，１８を形成し、半導体基板１１のゲート電極１３下にチャネル領域４１を配置する。 - 特許庁

A photosensor related to the present invention includes a photodiode 100 having a semiconductor active layer, a photodiode electrode 12 made up of a transparent conductive film, and diffusion prevention layer 12a which is formed between the semiconductor active layer and the photodiode electrode 12 and prevents the components of the photodiode electrode 12 from diffusing to the semiconductor active layer.例文帳に追加

本発明にかかるフォトセンサーは、半導体活性層を有するフォトダイオード１００と、透明導電膜から形成されたフォトダイオード電極１２と、半導体活性層とフォトダイオード電極１２との間に形成され、フォトダイオード電極１２の構成成分が半導体活性層に拡散することを防止する拡散防止層１２ａとを有する。 - 特許庁

The method for manufacturing the semiconductor light-emitting element 1 absorbs in advance Si atoms 41 obtained by thermal decomposition of SiH_4, thereby forming a diffusion protection layer 31 composed of Si-doped InP with high impurity concentration on one surface of a semiconductor substrate 11 and side surfaces of a semiconductor mesa part 12 in the initial growth of a buried layer 13.例文帳に追加

半導体レーザ素子１の製造方法では、ＳｉＨ_４を熱分解して得られるＳｉ原子４１を予め吸着させることにより、埋込層１３の初期成長において、半導体基板１１の一面及び半導体メサ部１２の側面に、高不純物濃度のＳｉドープＩｎＰによる拡散防止層３１を形成する。 - 特許庁

Concerning the compound semiconductor device with which a diffusing area containing a second electro-conductive impurity is cyclically located on the surface area of a first electro-conductive compound semiconductor, a diffusion blocking area containing a second electro-conductive impurity different from the impurity contained in the diffusing area is provided in the lateral periphery and/or on the bottom of the diffusion area.例文帳に追加

第１の電気伝導型の化合物半導体の表面領域に第２の電気伝導型の不純物を含む拡散領域が周期的に配列された化合物半導体素子において、前記拡散領域の、横方向周囲および／または底部に、前記拡散領域に含まれる不純物とは異なる第２の電気伝導型の不純物を含む拡散阻止領域が設けられていることを特徴とする。 - 特許庁

After the concentrations of the impurities and the variable T of diffusion time have been respectively set at their initial values (Nd and Na) and 0, the electric field distribution in the semiconductor in the course of diffusing the impurities in the semiconductor is found by setting the variable T at T+ΔT.例文帳に追加

まず、不純物濃度の初期値（Ｎｄ、Ｎａ）を設定し、拡散時間の変数Ｔに初期値０をセットした後、拡散時間の変数ＴにＴ＋ΔＴを設定し、半導体の拡散過程における半導体内部の電界分布をポアソン方程式を用いて求める。 - 特許庁

By adopting this process, bonding of the impurities contained in the atmospheric air to the surface of the semiconductor film is prevented, and contamination (diffusion) of the impurities into the semiconductor layer during the crystallization by light irradiation, which is a fourth step that follows the third step, is also prevented.例文帳に追加

本プロセスによれば、大気中等に含まれる不純物が半導体膜表面に結合することを防ぐことができるとともに、上記第３工程に続く第４工程としての光照射による結晶化において、半導体層中に不純物が混入（拡散）することを防げる。 - 特許庁

Further, if an insulated thin film is arranged between a semiconductor substrate and the nonlinear optical silica thin film, diffusion of an undesired impurity or the like for the semiconductor device or other device and occurrence of crystal defect of the substrate being due to the silica thin film can be prevented.例文帳に追加

なお、半導体基板と上記非線形光学シリカ薄膜との間に絶縁性薄膜を介在配置すれば、半導体基板や他の素子に不要な不純物などが拡散したり、基板に上記シリカ薄膜に起因した結晶欠陥が発生することを防止できる。 - 特許庁

A semiconductor memory is equipped with: a semiconductor substrate 20; a gate electrode 34; first and second impurity diffusion regions 24a, 24b; first and second resistance change portions 22a, 22b; first and second main electrodes 36a, 36b; and first and second charge storage sections 40a, 40b.例文帳に追加

半導体基板２０と、ゲート電極３４と、第１及び第２不純物拡散領域２４ａ及び２４ｂと、第１及び第２抵抗変化部２２ａ及び２２ｂと、第１及び第２主電極３６ａ及び３６ｂと、第１及び第２電荷蓄積部４０ａ及び４０ｂとを備えている。 - 特許庁

To provide a new impurity in which an impurity diffusion region is formed on a semiconductor substrate, while reducing the effect disturbing a crystal structure, without locally supplying energy more than is required, and which is injected into the semiconductor substrate to be used as a function region.例文帳に追加

局所的に必要以上にエネルギーが供給されることなく結晶構造を乱す効果を低減させながら半導体基板に不純物拡散領域を形成すると共に、半導体基板に注入して機能領域として用いられる新規な不純物を提供する。 - 特許庁

The driving circuit is connected to the IN terminal of the semiconductor device 1, a "high" signal is applied on the IN terminal of the semiconductor device 1, and the signal is transmitted to a power switching element 2, while passing through an n-type diffusion resistor 11 connected to an aluminum wiring 8 via a contact 9.例文帳に追加

半導体装置１のＩＮ端子には駆動回路が接続され、通常動作時はハイ信号が半導体装置１のＩＮ端子に加えられ、コンタクト９を介してアルミ配線８に接続されたＮ型拡散抵抗１１を通りパワースイッチ素子２のゲートに信号が伝わる。 - 特許庁

The semiconductor device which is provided on a common semiconductor substrate 1, with a nonvolatile memory cell having a tunnel diffusion layer 24; a MOS transistor, having a low concentration layer for the impurity concentration lower than that of the drain region on the side of a tunnel part of the drain region; and an electrostatic discharge damage countermeasure transistor is manufactured.例文帳に追加

トンネル拡散層２４を有する不揮発性メモリセルと、ドレイン領域のチャネル部側に前記ドレイン領域よりも低不純物濃度の低濃度層を有するＭＯＳトランジスタと、静電破壊対策トランジスタとを、共通の半導体基板１上に備える半導体装置が製造される。 - 特許庁

To provide a method of mounting components to a semiconductor device which is hardly deteriorated by the diffusion of Au-Al, and has no corrosion of an Au/Al contact part, and flip-chip bonds an Al electrode by a highly-reliable technique in terms of cost, and the mounting components of the semiconductor device.例文帳に追加

Ａｕ−Ａｌの拡散による強度劣化がなく、Ａｕ／Ａｌ接触部の腐食がなく、コスト的に有利な信頼性の高い手法でＡｌ電極をフリップチップ接合する半導体装置の部品実装方法、及び半導体装置の実装部品を提供する。 - 特許庁

To provide a semiconductor device using a copper plated layer as an antenna conductor and having an integrated circuit and an antenna integrally formed, the copper plated layer having good adhesion thereto while preventing adverse effects on the electric property of a circuit element due to the diffusion of copper, the semiconductor device being free of defect with a failure in connecting the antenna to the integrated circuit.例文帳に追加

銅めっき層をアンテナの導体に用いた、集積回路とアンテナが一体形成された半導体装置において、銅の拡散による回路素子の電気特性への悪影響を防止するとともに、密着性の良い銅めっき層を提供することを課題とする。 - 特許庁

A semiconductor device includes a substrate (semiconductor substrate 1) in which an element isolation region 3 for isolating an element formation region 2 from other regions is formed, a gate groove 4 formed in the element formation region 2, and a pair of diffusion regions 5 formed in the element formation region 2 and disposed separately from each other across the gate groove 4.例文帳に追加

素子形成領域２を他の領域と分離する素子分離領域３が形成された基板（半導体基板１）と、素子形成領域２に形成されたゲート溝４と、素子形成領域２にゲート溝４を挟んで離間して形成された一対の拡散領域５を有する。 - 特許庁

Further, the conductive layer including Cu is provided in such a manner that it does not overlap with the oxide semiconductor layer in which a channel region of a TFT is formed, and is surrounded by insulating layers including silicon nitride to prevent Cu diffusion, and thus, a highly reliable semiconductor device can be manufactured.例文帳に追加

また、Ｃｕを含む導電層を、ＴＦＴのチャネル領域が形成される酸化物半導体層と重ならないようにし、窒化珪素を含む絶縁層で包むことで、Ｃｕの拡散を防ぐことができ、信頼性の良い半導体装置を作製することができる。 - 特許庁

To provide a semiconductor device having a low breakdown voltage transistor having a stable characteristic without diffusion of boron in a polycrystalline silicon film which becomes a gate electrode to a semiconductor substrate and a high breakdown voltage transistor, having a gate insulting film whose film thickness is controlled on the same substrate.例文帳に追加

ゲート電極となる多結晶シリコン膜中のボロンの半導体基板中への拡散がなく安定な特性を有する低耐圧トランジスタと、膜厚制御されたゲート絶縁膜を有する高耐圧トランジスタを同一基板上に持つ半導体装置を提供する。 - 特許庁

The transistor stores a first data state having a first threshold voltage wherein majority carriers are injected into the columnar semiconductor layer, and a second data state having a second threshold voltage wherein the majority carriers in the columnar semiconductor layer 2 are discharged into the drain diffusion layer 5, by dynamic operation.例文帳に追加

トランジスタは、柱状半導体層２に多数キャリアが注入された第１のしきい値電圧を有する第１データ状態と、柱状半導体層２の多数キャリアがドレイン拡散層５に放出された第２のしきい値電圧を有する第２データ状態とをダイナミックに記憶する。 - 特許庁

In a first particular generalized embodiment, a light blocking layer is located and formed interposed between a first semiconductor layer including a photoactive region and a second semiconductor layer including at least a second transistor or a floating diffusion region shielded by the light blocking layer.例文帳に追加

第１の特定の一般化された実施形態において、光ブロッキング層は、光活性領域を含む第１の半導体層と、光ブロッキング層によって遮蔽された少なくとも第２のトランジスタ又は浮遊拡散部を含む第２の半導体層との間に挿入されて配置及び形成される。 - 特許庁

To provide a method of manufacturing a semiconductor device, which is capable of forming a side wall without producing a dent on the surface of a substrate at the side wall of a gate electrode so as to stabilize the formation positions of diffusion layer regions, such as a source region, a drain region, etc., and to obtain a semiconductor device uniform in element characteristics.例文帳に追加

ゲート電極側壁の基板表面に掘れを発生させることなくサイドウォールを形成することが可能で、これによりソース／ドレインなどの拡散層領域の形成位置が安定化して素子特性が均一な半導体装置を得ることが可能な製造方法を提供する。 - 特許庁

To provide a method for manufacturing a semiconductor device by which leak current among wiring portions due to partially selective breakage or the like, in a semiconductor device in which a metal diffusion preventive layer is selectively formed on the upper side of a wiring layer embedded in a groove for wiring formed in an insulating layer.例文帳に追加

絶縁膜中に形成されている配線用の溝に埋め込まれている配線層の上部に選択的に金属拡散防止膜を形成する半導体装置において、部分的選択破れ等に起因する配線間リーク電流を抑制する半導体装置の製造方法を提供する。 - 特許庁

To provide an insulation substrate which allows effective diffusion of heat generated from a semiconductor element and which can prevent cracks in a solder layer placed against the semiconductor element even when loading a cool and heat cycle, and a power module using the insulation substrate.例文帳に追加

半導体素子から発生した熱を効率的に放散させることが可能であるとともに、冷熱サイクルを負荷した場合でも半導体素子との間に介装されたはんだ層におけるクラックの発生を抑制できる絶縁基板及びこの絶縁基板を用いたパワーモジュールを提供する。 - 特許庁

A p-type diffusion layer 21 is formed in an epitaxial wafer 10 arranged with first and second clad layers 13 and 15 of n-type semiconductor having an energy band gap higher than that of an active layer 14 of n-type semiconductor sandwiched between, and p and n electrodes 31 and 32 are provided on the surface side.例文帳に追加

ｎ型半導体の活性層１４を挟むように、これよりエネルギーバンドギャップの高いｎ型半導体の第１と第２のクラッド層１３，１５を配置したエピウエハ１０にｐ型拡散層２１を形成し、表面側にｐ、ｎの両電極３１，３２を設ける。 - 特許庁

In this semiconductor optical element 1A, the diffusion prevention layer 42 containing the Si impurities is interposed between the active layer 30 and p-type clad layer 40a of the semiconductor mesa portion 2M, and traps Zn diffused from the p-type clad layer 40a to the active layer 30.例文帳に追加

この半導体光素子１Ａにおいては、半導体メサ部２Ｍの活性層３０とｐ型クラッド層４０ａとの間に、Ｓｉ不純物を含む拡散防止層４２が介在しており、この拡散防止層４２が、ｐ型クラッド層４０ａから活性層３０へ向かうＺｎをトラップする。 - 特許庁

To provide the forming method of semiconductor element, which is capable of preventing the change of threshold voltage of a gate due to TED by effecting the forming process of the semiconductor element while utilizing the optimal temperature and an oxidized film substance which are capable of preventing the diffusion of channel ion.例文帳に追加

チャンネルイオンの拡散を防止することができる最適の温度及び酸化膜物質を利用して半導体素子の形成工程を行うことにより、ＴＥＤによるゲートのしきい値電圧の変化を防止することができる半導体素子の形成方法を提供する。 - 特許庁

To provide a semiconductor device manufacturing method, by which a silicide film having low resistance and a stable electrical characteristic can be formed in self-alighing way, without deteriorating the characteristic of a semiconductor device even on a fine gate electrode containing an impurity at a high concentration and a diffusion layer.例文帳に追加

低抵抗かつ安定した電気特性を有するシリサイド膜を、微細で不純物濃度が高いゲート電極及び拡散層上においても、デバイス特性に劣化を生じることなく、自己整合的に形成することができる半導体装置の製造方法を提供する。 - 特許庁

To provide a semiconductor laser, as well as its manufacturing method, that can cleave with no special problem through a cleavage method that performs positioning while looking at a stripe from the top side of a wafer in a semiconductor laser that internally has a region of a special structure, such as a Zn diffusion region in particular.例文帳に追加

特にＺｎ拡散領域など特殊な構造の領域を内部に有する半導体レーザにおいて、ウェハ上面からストライプを見ながら位置合わせを行う劈開の方法によっても、特に問題なく劈開し得る半導体レーザおよびその製造方法を提供する。 - 特許庁

A Schottky diode comprises an n-type semiconductor substrate 1, a Schottky electrode 3, and a p-type diffusion layer 2 serving as a leakage restraining structure for restraining a leakage current by producing a barrier layer when a reverse bias voltage is applied to between the Schottky electrode 3 and the semiconductor substrate 1.例文帳に追加

ショットキバリアダイオードは、Ｎ型半導体基板１と、ショットキ電極３と、ショットキ電極３と半導体基板１との間に逆バイアス電圧が印加されたときに空乏層を生じさせることによりリーク電流を抑制するリーク抑制構造部としてのＰ型拡散層２とを備える。 - 特許庁

To provide new impurity in which an impurity diffusion region is formed on a semiconductor substrate, while the effect of disturbing crystal structure is reduced without having to locally supply energy more than is needed and is used as a function region by injecting it to the semiconductor substrate.例文帳に追加

局所的に必要以上にエネルギーが供給されることなく結晶構造を乱す効果を低減させながら半導体基板に不純物拡散領域を形成すると共に、半導体基板に注入して機能領域として用いられる新規な不純物を提供する。 - 特許庁

This deals with a translucent positive electrode for a compound semiconductor light-emitting element of a gallium nitride series that is composed of a contact metal layer contacting a p-type semiconductor layer, and an electric current diffusion layer provided with a bonding pad and a part of the contact metal layer whose electric conductivity is equal to or larger than that of the contact metal layer.例文帳に追加

ｐ型半導体層に接するコンタクトメタル層、ボンディングパッドおよび該コンタクトメタル層上の一部に設けられ、その導電率がコンタクトメタル層以上の値である電流拡散層からなることを特徴とする窒化ガリウム系化合物半導体発光素子用透光性正極。 - 特許庁

In this PN-type electron beam detector 100, a PN junction is composed of a P+-type diffusion layer 102 formed on the front face (on the lower side in Figure) of an N--type semiconductor substrate 101, while the rear face of the N--type semiconductor substrate 101 is an incident surface of the electron beam or the reflected electrons.例文帳に追加

Ｎ^-型半導体基板１０１の表面（図１中、下側）に形成されたＰ^+型拡散層１０２にてＰＮ型電子線検出器１００のＰＮ接合が構成され、Ｎ^-型半導体基板１０１の裏面が電子線又は反射電子の入射面となる。 - 特許庁

A first semiconductor layer 11, a channel semiconductor layer 12, and a second conductive layer 13, which serves as the other source/drain region and further/serves as a storage node 26, too, are provided on a first impurity diffusion layer 24, which serves as one of the source/drain regions and further becomes a bit line, too.例文帳に追加

ソース／ドレイン領域の一方になり、かつビット線にもなる第１の不純物拡散層２４の上に、第１の半導体層１１、チャネル半導体層１２、ソース／ドレイン領域の他方になり、かつストレージノード２６にもなる第２の導電層１３が設けられている。 - 特許庁

An insulation film (2) on a silicon semiconductor substrate (1) presents a ferroelectric memory element of an MFIS structure containing a low permittivity layer control film (3) and a mutual diffusion prevention film (4), and it is restricted that an unnecessary low permittivity layer is formed between the semiconductor substrate and the insulation film.例文帳に追加

シリコン半導体基板（１）上の絶縁膜（２）が、低誘電率層抑制膜（３）と相互拡散防止膜（４）とを含むＭＦＩＳ構造の強誘電体記憶素子を提供し、不要な低誘電率層が半導体基板と絶縁膜の間に形成されるのを抑制する。 - 特許庁

On the identical semiconductor substrate 1, a first semiconductor laser structure body 8 having a first wavelength band and a second semiconductor laser structure body 15 having a second wavelength band are formed monolithically, and each laser output end face of the first and second semiconductor laser structure bodies 8 and 15 is changed into a disordered state by a common Zn diffusion process for forming window structure, thus obtaining a high output.例文帳に追加

同一の半導体基板１上に、第１の波長帯を有する第１の半導体レーザ構造体８と、第２の波長帯を有する第２の半導体レーザ構造体１５とがモノリシックに形成され、第１、第２の半導体レーザ構造体８、１５のそれぞれのレーザ出力端面が、共通のＺｎ拡散工程によって無秩序化して窓構造が形成されていることで、高出力を得ることが可能である。 - 特許庁

This semiconductor device wherein the diffusion region of an impurity is formed comprises a silicon substrate, a silicon oxide film formed on the silicon substrate except a part on the diffusion region of the impurity, a polysilicon layer formed on the silicon substrate without the silicon oxide film and on the silicon oxide film, and an impurity film formed on the polysilicon layer and containing the impurity diffused in the diffusion region by heat treatment.例文帳に追加

不純物の拡散領域が形成される半導体素子において、シリコン基板と、このシリコン基板の不純物の拡散領域の上の部分以外に形成されたシリコン酸化膜と、このシリコン酸化膜が形成されていないシリコン基板上及び前記シリコン酸化膜上に形成されたポリシリコン層と、このポリシリコン層上に形成され熱処理により前記拡散領域に拡散させる前記不純物を含有する前記不純物膜とを備える。 - 特許庁

To provide a method of manufacturing a semiconductor device with buried wiring that suppresses diffusion of the component of a cap metal layer formed on a Cu wiring layer onto an interlayer insulating film and also suppresses an increase in connection resistance.例文帳に追加

Ｃｕ配線層に形成したキャップメタル層による層間絶縁膜上への拡散を抑制でき、かつ、接続抵抗の上昇を抑制できる埋め込み配線を有する半導体装置の製造方法を得る。 - 特許庁

To provide a method of manufacturing a semiconductor device in which a step that is required for a mask alignment is secured in one pattern process, and the step serves as an alignment mark even after the step is substituted to a high temperature diffusion process.例文帳に追加

１回のパターン工程で、マスクアライメントに必要な段差を確保し、該段差が高温の熱拡散工程を経た後にもアライメントマークとして機能する半導体装置の製造方法を提供することにある。 - 特許庁

There are word line 33 electrically connected to the control electrode of the plurality of semiconductor non-volatile memory cells, and a bit line that is arranged so that it crosses the work line and is made of the impurity diffusion regions.例文帳に追加

上述の複数の半導体不揮発性メモリセルの制御電極と電気的に接続されるワード線３３と、ワード線と交差するように配置され、かつ不純物拡散領域からなるビット線とを有している。 - 特許庁

To obtain an insulating film-forming composition capable of giving a coating having a low relative dielectric constant as an interlaminar electrical film material in a semiconductor device, or the like, and excellent in adhesion to a barrier metal which is copper diffusion-preventing film.例文帳に追加

半導体素子などにおける層間絶縁膜材料として、低比誘電率の塗膜が得られ、かつ銅拡散防止膜であるバリアメタルとの密着性に優れる絶縁膜形成用組成物を得る。 - 特許庁

In the MOS transistor, constituting a semiconductor device, bird's beak insulating films 4 having film thicknesses larger than that of a gate insulating film 2, are formed in regions where the end sections of a gate electrode 3 overlap source/drain diffusion layers 5 under the end sections.例文帳に追加

半導体装置を構成するＭＯＳトランジスタにおいて、ゲート電極３の端部でソース・ドレイン拡散層５とオーバラップする領域にゲート絶縁膜２よりも膜厚の厚いバーズビーク絶縁膜４が形成される。 - 特許庁

In the formation region of an electrode pad 7, N+ diffusion regions 19a, 19b, and 19c are formed on the surface of a P-type semiconductor substrate 3 so as to be separated form each other by a field oxide film 21.例文帳に追加

電極パッド７の形成領域において、Ｐ型半導体基板３の表面にフィールド酸化膜２１によって互いに分離されてＮ＋拡散領域１９ａ，１９ｂ，１９ｃが形成されている。 - 特許庁

Furthermore, a method for manufacturing an n^+-layer 11 and a p^+-layer 13 by applying both-side diffusion treatment to an n^--type wafer can be adopted and the production cost of a semiconductor device can be easily reduced.例文帳に追加

さらに、Ｎ^−型ウェーハに対して両面拡散処理を行ってＮ^＋層１１及びＰ^＋層１３を形成する製造方法の採用も可能になるので、半導体装置の製造コストの低減化も容易になる。 - 特許庁

To provide a semiconductor device having a gate structure that can reduce the parasitic capacitance between a gate electrode and a source/drain diffusion region (including its wiring) and can make a transistor element to operate at a high speed, and to provide a method of manufacturing the device.例文帳に追加

ゲート電極とソース／ドレイン拡散領域（及びその配線を含む）との間の寄生容量を低減でき高速動作が可能となるゲート構造を有する半導体装置及びその製造方法を提供する。 - 特許庁