「semiconductor diffusion」に関連した英語例文の一覧と使い方(20ページ目) - Weblio英語例文検索

The semiconductor device has a plurality of diffusion bit lines 108, a plurality of word lines 114, a plurality of trap films 102 having a charge holding function, and a plurality of bit line insulating film 110.例文帳に追加

半導体装置は、複数の拡散ビット線１０８と、複数のワード線１１４と、電荷保持機能を有する複数のトラップ膜１０２と、複数のビット線絶縁膜１１０とを備える。 - 特許庁

The CMOS (complementary metal-oxide semiconductor) image sensor comprises an active unit pixel including an indium-doping layer located at a lower part of a transmission gate that transmits electric charge between a light receiving element and a floating diffusion area.例文帳に追加

ＣＭＯＳイメージセンサーは、受光素子とフローティング拡散領域との間で電荷を伝送する伝送ゲート下部に位置したインジウムドーピング層を含むアクティブ単位ピクセルを含む。 - 特許庁

To provide a direct thermo/electric transducer which can suitably keep electricity generating performance by preventing diffusion in a contact surface between a direct thermo/electric conversion semiconductor and an electrode.例文帳に追加

熱−電気直接変換半導体と電極との接触面における拡散を防止し、発電性能を良好に維持することができる熱−電気直接変換装置を提供する。 - 特許庁

Since the P-type semiconductor diffusion region 160 is provided, no potential barrier is provided on the way from the surface of silicon substrate 110 to the P-type well region 120.例文帳に追加

このＰ型半導体拡散領域１６０を設けたことにより、シリコン基板１１０の表面からＰ型ウエル領域１２０に至る間の中途位置でポテンシャルバリアをもたないものとなる。 - 特許庁

As the feature of this semiconductor storage device, the storage device is provided with an insulating film which separates the second word line from a first diffusion area and has a prescribed thickness under the second word line.例文帳に追加

この半導体記憶装置の特徴として、第２のワード線下部に位置して、第２のワード線とトランジスタの第１の拡散領域とを隔てる所定の厚さの絶縁膜を備える。 - 特許庁

Then the epitaxial layers 17 are joined to the semiconductor substrate 3 on bottom surfaces of the recessed portions 3a exposed from the diffusion preventive layers 15 and sidewall upper portions A of the recessed portions 3a.例文帳に追加

そして、エピタキシャル層１７は、拡散防止層１５から露出しているリセス部３ａの底面とリセス部３ａの側壁上部Ａとで、半導体基板３に接合している。 - 特許庁

The anti-fuse 18 has a structure forming an electrode 16 through the insulating film 15 on an n^+- diffusion layer 14 having the reverse conductivity type to at least the p-type semiconductor substrate 11.例文帳に追加

アンチヒューズ１８は、少なくともＰ型半導体基板１１と逆導電型のＮ＋拡散層１４上に絶縁膜１５を介して電極１６が形成された構造をもつ。 - 特許庁

To provide a manufacturing method of a semiconductor device that can obtain superior electric characteristic by improving the end-part shape of an element diffusion layer in contact with an element isolation insulating film.例文帳に追加

素子分離絶縁膜に接する素子拡散層の端部形状を改善することにより、優れた電気的特性を得ることを可能とした半導体装置の製造方法を提供する。 - 特許庁

In a method for manufacturing a semiconductor device, P type diffusion regions 7 and 17 used as back gate regions are formed while shifting a peak of an impurity concentration.例文帳に追加

本発明の半導体装置の製造方法では、バックゲート領域として用いるＰ型の拡散層７、１７を形成する際に、それぞれの不純物濃度のピークをずらして形成する。 - 特許庁

To provide a nonvolatile semiconductor memory device having a memory array structure, which allows resistance of a source diffusion layer to be reduced, with the increase in a manufacturing process controlled to a minimum.例文帳に追加

製造工程の増大を最小限に抑制しつつ、ソース拡散層の低抵抗化を実現できるメモリセルアレイ構造を備えた不揮発性半導体記憶装置を提供する。 - 特許庁

The capacitor electrode comprising the diffusion layer formed on the semiconductor substrate and the common electrode 11 which is set to the fixed potential are arranged under the signal line and the shield is provided to prevent the occurrence of the cross-talk.例文帳に追加

信号線下に半導体基板上に形成された拡散層からなる容量電極と、固定電位とされた共通電極を配置し、シールドを施しクロストークの発生を防ぐ。 - 特許庁

To prevent the sheet resistance from increasing due to aggregation of metal silicide layer in a high integration semiconductor device where diffusion layer resistance, and the like, are decreased by employing the metal silicide layer.例文帳に追加

金属シリサイド層の採用により、拡散層抵抗等を低減した高集積度半導体装置における、金属シリサイド層の凝集によるシート抵抗値の上昇を防止する。 - 特許庁

To further suppress diffusion of tin in a solder ball to a columnar electrode in a semiconductor device where the solder ball is provided on the columnar electrode of copper.例文帳に追加

銅からなる柱状電極上に半田ボールが設けられた半導体装置において、半田ボール中の錫が柱状電極への拡散をより一層抑制することができるようにする。 - 特許庁

To provide a thin film transistor that prevents a semiconductor pattern from decreasing in length owing to diffusion of metal ions, a method of manufacturing the same, and a display substrate.例文帳に追加

本発明の一つの目的は、金属イオンの拡散によって半導体パターンの長さが短くなることを防止する薄膜トランジスタ及びその製造方法並びに表示基板を提供する。 - 特許庁

To provide a semiconductor memory device capable of suppressing an increase of reverse current in a rectifier element, and capable of preventing diffusion of impurities such as fluorine and hydrogen to a memory element.例文帳に追加

整流素子における逆方向電流の増大を抑制できると共に、メモリ素子へのフッ素や水素等の不純物の拡散を防止できる半導体記憶装置を提供する。 - 特許庁

The diffusion of the impurity can be suppressed first by keeping a semiconductor wafer W at a preheating temperature Tp satisfying a relation of tp≤847,500 exp (-0.01365 Tp) for a preheating time tp.例文帳に追加

まずｔｐ≦847500exp(-0.01365Ｔｐ)を満たすような予備加熱温度Ｔｐに半導体ウェハーＷを予備加熱時間ｔｐ維持することによって不純物の拡散を抑制することができる。 - 特許庁

With such a structure, creep up of the p-type buried diffusion layer 7 is suppressed, and the epitaxial layer 4 can be made thin while sustaining the withstand voltage characteristics of a power semiconductor element.例文帳に追加

この構造により、Ｐ型の埋込拡散層７の這い上がりが抑制され、パワー用半導体素子の耐圧特性を維持しつつ、エピタキシャル層４の厚みを薄くすることができる。 - 特許庁

The diffusion layer 7 made of III-V compound semiconductor containing Ga indispensably as a group III element is formed on the layer 24 by a hydride vapor phase growing process.例文帳に追加

また、発光層部２４の上に、ＩＩＩ族元素としてＧａを必須とするＩＩＩ−Ｖ族化合物半導体よりなる電流拡散層７をハイドライド気相成長法により形成する。 - 特許庁

Moreover, the side face of the island 201b can be coated with the channel protection film, and this prevents impurities from entering the semiconductor film by diffusion and an electric field and improves a characteristic of the TFT.例文帳に追加

また、チャネル保護膜によってアイランド２０１ｂの側面が被覆でき、不純物が拡散や電界により半導体膜中に入ることが防止され、ＴＦＴの特性を改善する。 - 特許庁

In manufacturing a light emitting device 100, a light emitting layer portion 24 and a current diffusion layer 7 each comprising a III-V compound semiconductor are formed on a single crystal substrate 1.例文帳に追加

発光素子１００を製造するに際し、単結晶基板上１に、それぞれＩＩＩ−Ｖ族化合物半導体からなる発光層部２４と電流拡散層７とを形成する。 - 特許庁

To provide a semiconductor device which uses basic cells that are capable of changing the parallel connections of transistors in number without changing an impurity diffusion region and a gate electrode in layout.例文帳に追加

不純物拡散領域及びゲート電極のレイアウトを変更することなくトランジスタの並列接続数を変更することが可能なベーシックセルを用いた半導体装置を提供する。 - 特許庁

In the MOS capacitor type semiconductor device, an insulation portion to prevent a short circuit is formed at a position where there may occur the short circuit between the conductive layer and the diffusion layer.例文帳に追加

本発明に係るＭＯＳキャパシタ型半導体装置では、導電層及び拡散層間で短絡する可能性がある箇所に、短絡を阻止するための絶縁部が形成されている。 - 特許庁

To provide a nonvolatile semiconductor storage device where a gate electrode and impurity diffusion regions are formed in position matching without reducing a coupling ratio, and to provide a method of manufacturing the same.例文帳に追加

カップリング比を減少させずにゲート電極と不純物拡散領域との位置が整合して形成される不揮発性半導体記憶装置、及びその製造方法を提供する。 - 特許庁

A trench 63 is formed in a p-type silicon semiconductor substrate 65 after impurities are introduced, and impurity diffusion layers 62a and 62b are formed on protrusions 64a and 64b forming the trench 63.例文帳に追加

ｐ型シリコン半導体基板６５への不純物導入後に溝６３を形成し、この溝６３を形成する凸部６４ａ，６４ｂに、不純物拡散層６２ａ，６２ｂを形成する。 - 特許庁

At four corner parts of the n-type semiconductor layer region 130, a p type impurity diffusion region 170 is formed so that at least a part of it is in contact with the dielectric separation film 120.例文帳に追加

ｎ−型半導体層領域１３０の四隅部には誘電体分離膜１２０に少なくともその一部が接するようにｐ型不純物拡散領域１７０が形成される。 - 特許庁

The lateral double-diffused MOS transistor has a first conductivity type drift region 2 provided on a second conductivity type semiconductor substrate 1, and a body diffusion region 3 formed on the surface thereof.例文帳に追加

第２導電型の半導体基板１上に設けられた第１導電型のドリフト領域２と、その表面に形成された第２導電型のボディ拡散領域３を備える。 - 特許庁

To suppress fluctuation of impurity profiles of first, second and third channel diffusion layers, in a semiconductor device including first, second and third MIS transistors having operating voltages different from one another.例文帳に追加

相異なる動作電圧の第１，第２，第３のＭＩＳトランジスタを有する半導体装置において、第１，第２，第３のチャネル拡散層の不純物プロファイルの変動を抑制する。 - 特許庁

In this semiconductor integrated circuit device, p+ type first and second diffusion regions 34 and 32 are formed on the front of a second epitaxial layer 23 so as to be partially superimposed.例文帳に追加

本発明の半導体集積回路装置では、第２のエピタキシャル層２３表面にＰ＋型の第１および第２の拡散領域３４、３２を一部重畳するように形成する。 - 特許庁

To provide a semiconductor device in which increasing operation speed of a Y decoder and reduction of layout area can be realized by reducing diffusion layer capacity which seem as a load of an address decode-signal.例文帳に追加

アドレスデコード信号の負荷として見える拡散層容量を小さくして、Ｙデコーダの高速化とレイアウト面積の縮小化を実現することができる半導体装置を提供する。 - 特許庁

To provide a semiconductor laser element in which a diffusion condition of impurities for forming a window structure becoming a light irradiation part for an active layer (quantum well layer) can be easily controlled.例文帳に追加

活性層(量子井戸層)へ光の出射部となる窓構造を形成するための不純物の拡散条件のコントロールを容易にすることができる半導体レーザ素子を提供する。 - 特許庁

An impurity doped polysilicon film 31 is formed, and an impurity is diffused from the film 31 to the semiconductor substrate 30 side so that the impurity diffusion region for contact can be formed on the surface.例文帳に追加

不純物ドープトポリシリコン膜３１を形成するとともに、膜３１から半導体基板３０側に不純物を拡散させて表層部にコンタクト用不純物拡散領域を形成する。 - 特許庁

To provide a semiconductor device reducing the thin wire resistor of a gate electrode and having a silicide film formation structure where the reduction of the bonding leak of a diffusion layer can be achieved, and its manufacturing method.例文帳に追加

ゲート電極の細線抵抗の低減、及び、拡散層の接合リークの低減が図れるシリサイド膜形成構造を有する半導体装置及びその製造方法を提供する。 - 特許庁

Diffusion layers functioning as sources or drains for a plurality of memory transistors arranged in the row direction are formed in common in the specified region of the semiconductor substrate as the bit lines 106.例文帳に追加

次に、半導体基板の所定領域に、列方向に並ぶ複数の前記メモリトランジスタのソースまたはドレインとして機能する拡散層をビット線106として共通に形成する。 - 特許庁

To obtain a semiconductor light receiving element fabricated using diffusion of impurities in which a high bit error is realized by suppressing slow tail occurring especially when a digital signal is processed.例文帳に追加

不純物の拡散を用いて作製された半導体受光素子において、特にデジタル信号の処理を行う場合に発生するスローテイルを抑制し、高いビットエラーを実現する。 - 特許庁

An iron-diffusion preventing buffer layer 2 and a beta-iron silicide semiconductor thin film 3 are formed on one surface of a silicon substrate 1, and an antireflection dielectric layer 5 is formed on the other surface.例文帳に追加

ケイ素基板１の一方の面上に鉄拡散防止緩衝層２とベータ鉄シリサイド半導体薄膜３を形成し、他方の面上に無反射誘電体層５を形成する。 - 特許庁

In the semiconductor substrate, a p-type impurity diffusion embedded layer 16 is extendedly provided from the layers 15 to the lower part of the region 6 and the layer 16 becomes one part of the breaking current paths.例文帳に追加

半導体基板においてｐ^+不純物拡散埋込層１５からｐ^+ボディ領域６の下方までｐ不純物拡散埋込層１６が延設され、ブレーク電流経路の一部となる。 - 特許庁

To provide a method for diffusing impurity in a semiconductor wafer by which dispersion of sheet resistance and generation of surface defect can be restrained, even when high concentration impurity diffusion is conducted.例文帳に追加

高濃度の不純物拡散を行う場合であっても、シート抵抗のバラツキや表面欠陥の発生を抑制できる半導体ウェーハへの不純物拡散方法を提供する。 - 特許庁

Since the width of a low-concentration impurity region for securing a withstand voltage can be adjusted with the thickness of a semiconductor layer, a conventional low-concentration impurity region by diffusion of impurities can be omitted.例文帳に追加

半導体層の厚みで耐圧を確保する低濃度不純物領域の幅を調整できるので、従来の不純物の拡散による低濃度不純物領域を省くことができる。 - 特許庁

To provide a semiconductor device, which can be lessened in chip size and enhanced in operation speed by lessening a diffusion layer in junction capacitance, and a manufacturing method thereof.例文帳に追加

チップサイズを縮小でき且つ拡散層の接合容量を低減して動作速度の高速化が図れる半導体装置及びその製造方法を提供することを目的としている。 - 特許庁

To improve the light emitting efficiency of a semiconductor light emitting element, by suppressing non-light emitting recoupling in its end-surface regions through reducing the diffusion of carriers to its end-surface regions.例文帳に追加

素子の端面領域にキャリアが拡散することを低減することにより、端面領域における表面非発光再結合を抑制し、半導体発光素子の発光効率を高める。 - 特許庁

The total resistance of bit lines is reduced by making the bit line diffusion layer on which no transistor is formed broader in width or higher in concentration in the flat cell type memory cell area of the semiconductor device.例文帳に追加

フラットセル型メモリセル領域にてトランジスタを形成しないビット線拡散層を幅広とするか、または拡散層濃度を高くすることにより、ビット線全体としての抵抗を低くする。 - 特許庁

To attain miniaturization of a nonvolatile semiconductor storage device, eliminating the need for forming a LOCOS isolation region in an impurity diffusion layer that is to serve as a bit line.例文帳に追加

不揮発性の半導体記憶装置において、ビット線となる不純物拡散層の上にＬＯＣＯＳ分離領域を形成する必要をなくして、該装置の微細化を実現できるようにする。 - 特許庁

According to this constitution, the p-type buried diffusion layer 6 is restrained from creeping up, and the epitaxial layer 4 can be thinned while maintaining withstand voltage characteristics of a semiconductor element for power.例文帳に追加

この構造により、Ｐ型の埋込拡散層６の這い上がりが抑制され、パワー用半導体素子の耐圧特性を維持しつつ、エピタキシャル層４の厚みを薄くすることができる。 - 特許庁

A contact hole 14 reaching the surface of the silicide layer 12 of a diffusion layer 11 is formed on an interlayer insulating film 13 made of an SiO_2 film on an Si semiconductor substrate.例文帳に追加

Ｓｉ半導体基板上におけるＳｉＯ_２膜でなる層間絶縁膜１３上に拡散層１１のシリサイド層１２表面に到達するコンタクトホール１４が形成されている。 - 特許庁

The MOSFETs each comprise a gate electrode 34 and 54 formed on the semiconductor layer via a gate insulation film 32 and 52 and impurity diffusion regions 42 and 62.例文帳に追加

ＭＯＳＦＥＴは、半導体層上にゲート絶縁膜３２及び５２を介して設けられているゲート電極３４及び５４と、不純物拡散領域４２及び６２とを備えている。 - 特許庁