「semiconductor diffusion」に関連した英語例文の一覧と使い方(19ページ目) - Weblio英語例文検索

To provide a semiconductor light-emitting element capable of achieving uniformity of current density by promoting current diffusion in a semiconductor film in a lateral direction and a stacked direction and capable of easily controlling color mixture of light using a phosphor, in the semiconductor light-emitting element in which an n-electrode and a p-electrode are provided on the same surface side of the semiconductor film.例文帳に追加

ｎ電極とｐ電極が半導体膜の同一面側に設けられた半導体発光素子において、半導体膜内における横方向および積層方向における電流拡散を促進させ電流密度の均一化を図るとともに蛍光体を用いた光の混色のコントロールを容易にすることができる半導体発光素子を提供する。 - 特許庁

The semiconductor apparatus 1 includes: a substrate 20; a semiconductor device 12 formed on the principal surface of the substrate 20 and including an interconnect layer; a magnetic shielding film 15 of a magnetic material covering the semiconductor device 12; and a buffer film 14 disposed between the semiconductor device 12 and the magnetic shielding film 15, and preventing diffusion of the magnetic material of the magnetic shielding film 15.例文帳に追加

半導体装置１は、基板２０と、基板２０の主面上に形成され、かつ配線層を含む半導体素子１２と、半導体素子１２を被覆する磁性体からなる磁気シールド膜１５と、半導体素子１２と磁気シールド膜１５との間に介在し、かつ磁気シールド膜１５の磁性体材料の拡散を防止するバッファ膜１４と、を有する。 - 特許庁

The nonvolatile memory device includes: a semiconductor substrate; columnar gate electrodes formed on the semiconductor substrate; source/drain diffusion layers formed nearby a surface of the semiconductor substrate; nitride films for charge storage, formed on side surfaces of the gate electrodes; and element isolation regions formed in the semiconductor substrate.例文帳に追加

本発明に係る不揮発性メモリ装置は、半導体基板と；前記半導体基板上に形成された柱状のゲート電極と；前記半導体基板の表面付近に形成されたソース／ドレイン拡散層と；前記ゲート電極の側面に形成された電荷蓄積用の窒化膜と；前記半導体基板に形成された素子分離領域とを備える。 - 特許庁

The semiconductor variable resistor 10 is provided with a substrate 1, a first conductive semiconductor layer 2 formed on the substrate 1, a plurality of second conductive diffusion resistors 3 formed in the semiconductor layer 2, an insulating film 4 formed on the semiconductor layer 2, and a control electrode 5 formed on the insulating film 4.例文帳に追加

本発明に係る半導体可変抵抗素子１０は、基板１と、基板１上に形成され第１導電型を有する半導体層２と、その半導体層２中に形成され第２導電型を有する複数の拡散抵抗３と、その半導体層２上に形成された絶縁膜４と、その絶縁膜４上に形成された制御電極５とを備える。 - 特許庁

To provide a semiconductor device which comprises a first conductive type semiconductor layer, a polysilicon resistor formed via an insulating film on the semiconductor layer, and a second conductive type impurity diffusion region formed on a position which is the principal surface of the semiconductor layer and which corresponds to a portion under the polysilicon resistor, and which amplifies an analog RGB signal.例文帳に追加

第１導電型の半導体層と、前記半導体層上に絶縁膜を介して形成されたポリシリコン抵抗と、前記半導体層の主表面であって前記ポリシリコン抵抗の下部に対応する位置に形成された第２導電型の不純物拡散領域とを有する、アナログのＲＧＢ信号を増幅する半導体装置を提供する。 - 特許庁

A reverse-surface electrode type photoelectric conversion element which is provided with a semiconductor laser and an electrode for collecting carries only on the reverse surface side of a semiconductor substrate is provided with a semiconductor thin film including elements given the same or different conductivity from the semiconductor substrate and the elements are diffused to form a diffusion layer on the top surface of the semiconductor substrate.例文帳に追加

半導体基板の裏面側にのみキャリアを収集するための半導体層及び電極を設けた裏面電極型の光電変換素子において、半導体基板の受光面側に半導体基板よりもバンドギャップが大きく、かつ、半導体基板と同一の又は異なる導電性を付与する元素を含む半導体薄膜を設け、この元素の拡散により半導体基板の表面に拡散層を形成する。 - 特許庁

To realize a semiconductor apparatus protecting a protection target element from a charge-up phenomenon during a diffusion process at a low voltage range of both positive and negative polarities from an FEOL level, and applying a high voltage of both positive and negative polarities required for driving the protection target element after completion of the diffusion process.例文帳に追加

ＦＥＯＬレベルから正負とも低電圧の範囲で拡散工程中のチャージアップから被保護素子を保護し、且つ、拡散工程完了後は被保護素子の駆動に必要な正負両極性の高電圧を被保護素子に印加することが可能な半導体装置を実現できるようにする。 - 特許庁

The semiconductor device 100 includes a plurality of MOS transistors (high-voltage P-channel MOS transistors 11) each having an impurity region (N-type well region 51) of a first conductivity type and a low-concentration diffusion region (P-type offset diffusion region 3) of a second conductivity type, and the element isolation region 6.例文帳に追加

半導体装置１００は、第１導電型の不純物領域（Ｎ型ウェル領域５１）と、第２導電型の低濃度拡散領域（Ｐ型オフセット拡散領域３）を有する複数のＭＯＳトランジスタ（高圧ＰチャネルＭＯＳトランジスタ１１）と、素子分離領域６を有する。 - 特許庁

To provide a light emitting element which can suppress or prevent the oxidation of a light emitting layer and a current diffusion layer even if an oxide transparent conductive film is formed on the light emitting layer or the current diffusion layer formed of a compound semiconductor including an Al, and to provide a method for manufacturing the same.例文帳に追加

Ａｌを含む化合物半導体より構成される発光層部あるいは電流拡散層上に酸化物透明導電膜を形成させる場合にも、これら発光層部や電流拡散層の酸化を抑制ないし防止できる発光素子およびその製造方法を提供する。 - 特許庁

Nitrogen in the interface between the semiconductor substrate 201 and the gate insulation film 205 prevents diffusion of boron from source and drain part 208 to suppress abnormal diffusion of boron, and simultaneously, the halogen element in the gate insulation film 205 serves to prevent the degradation of the characteristic of the interface of a channel and gate insulation film.例文帳に追加

半導体基板２０１とゲート絶縁膜２０５界面の窒素が、ソース・ドレイン部２０８からのボロンの拡散を防いで、ボロンの異常拡散を抑制すると同時に、ゲート絶縁膜２０５中のハロゲン元素がチャネル・ゲート絶縁膜の界面特性の劣化を防ぐ。 - 特許庁

In a semiconductor in which an n-type transistor and a p-type transistor are formed on a (551) plane of silicon, a thickness of a silicide layer being in contact with a diffusion region of the n-type transistor is smaller than that of a silicide layer being in contact with a diffusion region of the p-type transistor.例文帳に追加

ｎ型トランジスタおよびｐ型トランジスタがシリコンの（５５１）面に形成された半導体装置において、前記ｎ型トランジスタの拡散領域に接触するシリサイド層の厚さが前記ｐ型トランジスタの拡散領域に接触するシリサイド層の厚さよりも薄い。 - 特許庁

The semiconductor memory device is provided with an active element 2, a storage capacitance part connected to the active element 2 and having a high ferroelectric film 9, and an insulating film formed as a diffusion barrier for suppressing the diffusion of hydrogen into the storage capacitance part.例文帳に追加

能動素子２と、能動素子２に接続される高強誘電体膜９を有する蓄積容量部と、前記蓄積容量部への水素の拡散を抑制するための拡散バリア層として設けられた絶縁膜とを具備することを特徴とする半導体記憶装置。 - 特許庁

The nonvolatile semiconductor memory device includes a first source/drain diffusion layer (11), a second source/drain diffusion layer (12), two electrically insulated charge storage layers (21) formed on a channel region, and two electrically insulated gate electrodes (13, 14).例文帳に追加

第１ソース／ドレイン拡散層（１１）と、第２ソース／ドレイン拡散層（１２）と、チャネル領域の上に構成され、電気的に絶縁される二つの電荷蓄積層（２１）と、電気的に絶縁された二つのゲート電極（１３、１４）とを具備する不揮発性半導体記憶装置を構成する。 - 特許庁

To allow indirect observation under the condition where a desired voltage is impressed to a diffusion area of a sample surface part observed actually, without affected by sample structure, when a state of a local depletion layer in the diffusion area of a semiconductor sample is observed by an SCM.例文帳に追加

半導体試料の拡散領域の局所的な空乏層の状態をSCM により観察する際、試料構造の影響を受けることなく、実際に観察している試料表面部の拡散領域に所望の電圧を印加した状態で間接的に観察することを可能にする。 - 特許庁

To this end, liquids 2-1, 2-2 containing impurities to be diffused at the concentrations suitable, respectively, for the regions of the semiconductor substrate 1 for forming the impurity diffusion regions 4-1, 4-2, are applied by an ink jet application method for serving as diffusion sources.例文帳に追加

そのために、半導体基板１の表面の不純物拡散領域４−１、４−２を形成すべき各領域上に、拡散すべき不純物をそれぞれその領域に対応する濃度で含んだ液体２−１、２−２を、インクジェット塗布法によって拡散源として塗布する。 - 特許庁

A semiconductor device has the silicon pillar 15A, a gate electrode 20A coating the side face of the silicon pillar 15A through a gate insulating film 19A, a diffusion layer 26 arranged to the upper section of the silicon pillar 15A and a cylindrical sidewall insulating film 25 insulating the diffusion layer 26 and the gate electrode 20A.例文帳に追加

シリコンピラー１５Ａと、ゲート絶縁膜１９Ａを介してシリコンピラー１５Ａの側面を覆うゲート電極２０Ａと、シリコンピラー１５Ａの上部に配置された拡散層２６と、拡散層２６とゲート電極２０Ａとを絶縁する筒状のサイドウォール絶縁膜２５とを備える。 - 特許庁

An isolation insulating layer 6 isolates a region where the source-drain region 11 is formed from the impurity diffusion region 14 for control gate by surrounding the periphery of the impurity diffusion region 14 for control gate while reaching the buried insulating layer 2 from the surface of the semiconductor layer 3.例文帳に追加

分離絶縁層６は、半導体層３の表面から埋め込み絶縁層２に達しながらコントロールゲート用不純物拡散領域１４の周囲を取り囲むことで、ソース／ドレイン領域１１が形成された領域とコントロールゲート用不純物拡散領域１４とを分け隔てている。 - 特許庁

To provide a semiconductor device capable of suppressing a short-channel effect and an increase in junction capacity in a diffusion layer region while miniaturizing the width of a sidewall and gate length, having low parasitic resistance in the diffusion layer region and excellent in HC (hot carrier) characteristics, and to provide a manufacturing method thereof.例文帳に追加

サイドウォールの幅及びゲート長の微小化を図りつつ、短チャンネル効果及び拡散層領域における接合容量の増大が抑えられ、また、拡散層領域の寄生抵抗が小さく、ＨＣ耐性に優れた半導体装置及びその製造方法を提供すること。 - 特許庁

On a semiconductor substrate 100, where a memory cell transistor and impurity diffusion layer 111 are formed, a first interlayer insulating film 112, having a first plug 113 connected with the memory cell transistor and a second plug 114 connected with the impurity diffusion layer 111, is formed.例文帳に追加

メモリセルトランジスタと不純物拡散層１１１とが形成された半導体基板１００の上に、メモリセルトランジスタと接続する第１のプラグ１１３及び不純物拡散層１１１と接続する第２のプラグ１１４を有する第１の層間絶縁膜１１２を形成する。 - 特許庁

An automatic layout circuit design supporter 10 of the semiconductor integrated circuit uses library data 212 to which layout coordinates data 221 of a diffusion layer inside cells is added, calculates a distance between the diffusion layers with respect to the adjacently arranged cells, and decides an arrangement position of the cell concerned based on the distance.例文帳に追加

本発明による半導体集積回路の自動レイアウト回路設計支援装置１０は、セル内の拡散層のレイアウト座標データ２２１を付加したライブラリデータ２１２を用い、隣接配置するセルとの拡散層間の距離を計算し、その距離に基づいて当該セルの配置位置を決定する。 - 特許庁

The semiconductor light emitting element is provided with a substrate 10, a thermal diffusion layer 11 formed on the substrate 10 and patterned at prescribed intervals, a flat layer 12 covering the thermal diffusion layer 11 and having a flat surface, and a light emitting part 18 formed on the flat layer 12.例文帳に追加

基板１０、基板１０上に形成され、所定の間隔でパターニングされた熱拡散層１１、熱拡散層１１を覆い、平坦な表面を有する平坦層１２、及び平坦層１２上に形成された発光部１８を備えることを特徴とする半導体発光素子である。 - 特許庁

By using the diffusion barrier which is disclosed in the invention, the diffusion of ions from the NFET side to the PFET side via a common gate in a CMOS technology semiconductor device node can be greatly reduced and even prevented completely.例文帳に追加

本明細書中で開示されるような拡散バリアを使用することによって、ＣＭＯＳ技術半導体デバイス・ノードにおけるＮＦＥＴ側からＰＦＥＴ側への共通ゲートを通してのイオンの拡散は、大いに低減されることができる又は完全に防止することさえもできる。 - 特許庁

In a semiconductor device having dual gate electrodes 17 and 18 and such a structure that an insulating film 9 for preventing diffusion of impurity is formed in the dual gate electrodes 17 and 18, the insulating film 9 is selectively formed only in the electrode 18 having the higher impurity diffusion coefficient.例文帳に追加

デュアルゲート電極１７，１８を有し、かつ、デュアルゲート電極中に不純物拡散防止のための絶縁膜９を配した構造を持つ半導体装置において、該絶縁膜９を、ゲート電極中の不純物の拡散係数の高い方の電極１８にのみ選択的に形成する。 - 特許庁

This semiconductor device 100 includes an MOSFET 110 having: a gate electrode 115 formed above a silicon substrate 101; and a first impurity diffusion region 103 and a second impurity diffusion region 105, formed in the silicon substrate 101 in different sides of the gate electrode 115.例文帳に追加

半導体装置１００は、シリコン基板１０１の上部に設けられたゲート電極１１５と、ゲート電極１１５の異なる側方においてシリコン基板１０１に設けられた第一不純物拡散領域１０３および第二不純物拡散領域１０５とを有するＭＯＳＦＥＴ１１０を含む。 - 特許庁

On a semiconductor substrate 100 where a memory cell transistor and an impurity diffusion layer 111 are formed, a first inter-layer insulation film 112 provided with a first plug 113 connected to the memory cell transistor and a second plug 114 connected to the impurity diffusion layer 111 is formed.例文帳に追加

メモリセルトランジスタと不純物拡散層１１１とが形成された半導体基板１００の上に、メモリセルトランジスタと接続する第１のプラグ１１３及び不純物拡散層１１１と接続する第２のプラグ１１４を有する第１の層間絶縁膜１１２を形成する。 - 特許庁

When a base diffusion layer 12 for a bipolar type transistor 10 formed to the semiconductor device 1 is formed, acceleration energy and a dosage are changed to a prearranged region as a base diffusion layer 12 for an n-type epitaxial layer 13, and impurity ions are implanted at a plurality of times.例文帳に追加

半導体装置１に備わるバイポーラ型トランジスタ１０のベース拡散層１２を形成する際に、Ｎ型エピタキシャル層１３のベース拡散層１２となるべく予め定められる領域に対して、加速エネルギとドーズ量とを変化させ、複数回に分けて不純物イオンを注入する。 - 特許庁

After an epitaxial layer 11 (n-type semiconductor layer) 11 is formed on the surface of a silicon substrate (p-type semiconductor substrate) 10, n-type diffusion regions 17 are formed on the peripheral edge sections of the substrate 10 and layer 11 and the rear surface of the substrate 10.例文帳に追加

シリコン基板１０（ｐ型の半導体基板）表面にエピタキシャル層１１（ｎ型の半導体層）を形成し、シリコン基板１０及びエピタキシャル層１１の周縁部、並びにシリコン基板１０の裏面にｎ型拡散領域１７を形成する。 - 特許庁

A semiconductor storage device is configured of a semiconductor board 21 forming a trapezoidal step 21b, a first well 32, a gate electrode 38 fitted on the step through a gate oxide film 36, an impurity diffusion region 28, second wells 34a and 34b and the charge storage section 40.例文帳に追加

台状のステップ部21bが形成された半導体基板21と、第１ウェル32と、ステップ部上にゲート酸化膜36を介して設けられたゲート電極38と、不純物拡散領域28と、第２ウェル34a及び34bと、電荷蓄積部40とを備えて構成される。 - 特許庁

By providing the n-type diffusion layer 17, a depletion layer is well generated in the semiconductor device 10 when a reverse voltage is applied, and a leakage current can also be decreased, so that the semiconductor device 10 will have a high breakdown voltage.例文帳に追加

Ｎ型拡散層１７を設けることによって逆方向電圧が印加された際、半導体素子１０内に空乏層が良好に発生し、また漏れ電流を減少させることができるため半導体素子１０は良好な耐圧性を備える。 - 特許庁

There is provided a semiconductor power module having an insulating circuit board 500 mounted thereon, on which one layer or more of a thermal diffusion plates 3 provided with a ceramic plate 2 are disposed between a circuit plate 1 and a heat dissipation plate 5, and the heat dissipation plate is set as an electric conducting path of a semiconductor power element.例文帳に追加

回路板１と放熱板５の間に、セラミックス板２を設けた熱拡散板３を１層以上配置した絶縁回路基板５００を搭載した半導体パワーモジュールで、前記熱拡散板を半導体パワー素子の通電路とする。 - 特許庁

The end of the first semiconductor region 14 is positioned closer to the floating diffusion layer 25 than the end of a gate electrode 20 of the transfer transistor, and the end of the second semiconductor region 15 is positioned at substantially identical position of the end of the gate electrode 20 of the transfer transistor.例文帳に追加

第１の半導体領域１４の端部は、転送トランジスタのゲート電極２０の端部よりも浮遊拡散層２５側に位置し、第２の半導体領域１５の端部は、転送トランジスタのゲート電極２０の端部と略同じ位置である。 - 特許庁

The semiconductor memory comprises a semiconductor substrate 11, a gate insulating film 12, a gate electrode 13, two charge-holding portions 61 and 62 formed, while being spaced apart sideways from the gate electrode 13, two source/drain diffusion regions 17 and 18, and channel regions 41 and 42.例文帳に追加

半導体基板１１、ゲート絶縁膜１２、ゲート電極１３、ゲート電極に対して側方に離間して形成された２つの電荷保持部６１、６２と、２つソース／ドレイン拡散層領域１７、１８と、チャネル領域４１、４２とを備える。 - 特許庁

The prototypic semiconductor integrated circuit is manufactured and checked, by forming impurity diffusion regions 16P and 16N of a transistor in a prescribed region (region comprising solid line part and broken line part) enclosed by field oxide film 17 on a semiconductor wafer 15 for a prototype.例文帳に追加

試作用の半導体基板１５におけるフィールド酸化膜１７に囲まれた所定領域（実線部分と破線部分から成る領域）にトランジスタの不純物拡散領域１６Ｐ、１６Ｎを形成して半導体集積回路を試作し、検査する。 - 特許庁

Then, an opening 12d is formed on the ONO film 12, and arsenic ions are implanted from the formed opening 12d to the semiconductor substrate 11 to form an n-type diffusion layer 14 at the lower part of each opening 12d of the semiconductor substrate 11.例文帳に追加

続いて、ＯＮＯ膜１２に開口部を１２ｄを形成し、形成した開口部１２ｄから半導体基板１１に砒素イオンを注入することにより、半導体基板１１の各開口部１２ｄの下側部分にｎ型拡散層１４を形成する。 - 特許庁

To make a Zn diffusion position deep from a ZnO/SiO2 film, to the extent in which the COD tolerance of a laser end surface window structure can be made larger than conventional, as to a manufacturing method for a compound semiconductor device which includes the process of diffusing zinc into a compound semiconductor layer.例文帳に追加

化合物半導体層への亜鉛拡散工程を含む化合物半導体装置の製造方法に関し、レーザ端面窓構造のＣＯＤ耐量を従来よりも大きくすることができる程度にZnO/SiO_2膜からのZn拡散位置を深くすること。 - 特許庁

When a deep source or drain diffusion layer region is formed with high impurity concentration, an intermediate region of higher impurity concentration than a semiconductor substrate having a conductivity type opposite to that of a source-drain layer is formed between the source-drain layer and the semiconductor substrate.例文帳に追加

高濃度で深いソース又はドレイン拡散層領域を形成する時、ソース・ドレイン拡散層と反対の導電型を有する半導体基板との間に該半導体基板の不純物濃度より高い濃度の中間領域を形成する。 - 特許庁

As a result, characteristics of element can be improved because diffusion of impurity in the base region is controlled with the semiconductor region including carbon, and the semiconductor region including carbon having higher resistance is not formed at the lower side of the polycrystal SiGe 30.例文帳に追加

その結果、ベース領域中の不純物の拡散が炭素を含有した半導体領域によって抑えられ、また、多結晶ＳｉＧｅ３０の下部に高抵抗の炭素を含有した半導体領域が形成されず、素子の特性が良くなる。 - 特許庁

The laser device 10 includes a semiconductor laser medium 11, a diffraction optical element 13 that is a diffusion element diffusing light emitted from the semiconductor laser medium 11 in wavelength, and a space modulation element 15 on which light diffused in wavelength is incident.例文帳に追加

レーザ装置１０は、半導体レーザ媒質１１と、半導体レーザ媒質１１から射出した光を波長分散する分散素子である回折光学素子１３と、波長分散された光が入射される空間変調素子１５とを備える。 - 特許庁

To provide a method of manufacturing semiconductor laser element by which AlGaAs clad layers are made to be not damaged because of well control of Zn diffusion at the time of forming a window structure on the end face of a semiconductor laser element by diffusing Zn.例文帳に追加

Ｚｎを拡散させて半導体レーザ素子の端面に窓構造を形成する際、Ｚｎ拡散の制御性が良好で、ＡｌＧａＡｓクラッド層を損傷することがないようにした半導体レーザ素子の製造方法を提供する。 - 特許庁

To provide a relatively inexpensive coating liquid for boron diffusion that prevents variations in the resistance value of a semiconductor device in which boron has been diffused, can diffuse boron with high concentration, and can further avoid the contamination of the semiconductor device by sodium.例文帳に追加

ホウ素を拡散させた半導体デバイスの抵抗値にバラツキを発生させず、高濃度にホウ素を拡散させることができ、さらにはナトリウムによる半導体デバイスの汚染を回避することができる、比較的安価なホウ素拡散用塗布液を提供する。 - 特許庁

The semiconductor element 10 has a P-type semiconductor substrate 11 having an N-well 13 and an N^+-diffusion layer 14 with its impurity concentration higher than that of the N-well 13, and a silicide layer 12 formed to partly cover the N^+-layer 14.例文帳に追加

半導体素子１０は、Ｎウェル１３及びＮウェル１３よりも高い不純物濃度を有するＮ^＋拡散層１４を有するＰ型半導体基板１１と、Ｎ^＋拡散層１４上に部分的に形成されたシリサイド層１２と、を備える。 - 特許庁

The film thickness of the metal silicide film 11 can be formed to be thick, such that a distance between an interface A comprising the metal silicide film 11 and the semiconductor substrate 1 and an interface B comprising a source-drain diffusion layer 8 and the semiconductor substrate 1 can be secured satisfactorily.例文帳に追加

金属シリサイド膜１１と半導体基板１からなる界面Ａと、ソースドレイン拡散層８と半導体基板１からなる界面Ｂとの距離が十分確保できるように、金属シリサイド膜１１の膜厚を厚く形成できる。 - 特許庁

To provide a relatively inexpensive coating liquid for phosphorous diffusion that prevents variations in the resistance value of a semiconductor device in which phosphorous has been diffused, can diffuse phosphorous with high concentration, and can further avoid the contamination of the semiconductor device by sodium.例文帳に追加

リンを拡散させた半導体デバイスの抵抗値にバラツキを発生させず、高濃度にリンを拡散させることができ、さらにはナトリウムによる半導体デバイスの汚染を回避することが出来る、比較的安価なリン拡散用塗布液を提供する。 - 特許庁

To provide a semiconductor production apparatus in which doping work can be completed in a short time by controlling the amount of diffusion correctly when doping into a GaN base semiconductor is performed by diffusing impurities in a solution.例文帳に追加

溶液中の不純物を拡散させることによりＧａＮ系半導体へのドーピングを行う場合に、拡散量を正確に制御できるようにし、ドーピング作業を短時間で終了させることができる半導体製造装置を提供する。 - 特許庁

To provide a Schottky structure of a gallium arsenide semiconductor for enabling combination of manufacturing process to form copper metal, effectively preventing diffusion of copper, realizing low resistance and excellent heat radiation and mechanical strength, and improving the characteristics of a semiconductor element.例文帳に追加

銅金属化の製造工程との組み合わせが可能であり、銅拡散を効果的に防ぎ、抵抗値が低く、放熱特性と機械的強度に優れ、半導体素子の特性を向上させるヒ化ガリウム半導体のショットキー構造を提供する。 - 特許庁