「semiconductor diffusion」に関連した英語例文の一覧と使い方(30ページ目) - Weblio英語例文検索

To provide a solid-state imaging apparatus capable of reducing a dark current caused by an interface state without preparing a hole accumulation layer made of an impurity diffusion layer, and thereby capable of arranging a sensor on a shallow position of a semiconductor substrate and improving charge transfer efficiency.例文帳に追加

不純物拡散層からなる正孔蓄積層を設けることなく界面準位に起因した暗電流を低減でき、これにより半導体基板の浅い位置にセンサを設けて電荷転送効率の向上が図られた固体撮像装置を提供する。 - 特許庁

To provide a method and an apparatus for forming a high-quality, stable, and low-resistance (high concentration) p-type semiconductor layer, having a sheet resistance of 25 Ω/(square) or lower, by conducting a thermal diffusion of arsenic which is consistent in a silicon wafer or in a lot, using a high purity BBr_3 liquid source.例文帳に追加

高純度のBBr_3液体ソースを用い、シリコン基板内やロット内でのバラツキを抑制した硼素の熱拡散を行い高品質且つ安定で、シート抵抗が25Ω/□を下回る低抵抗(高濃度)のp型半導体層を形成する方法および装置を提供する。 - 特許庁

To provide a semiconductor device having a TAT(Trench Access Transistor) DRAM cell which does not improperly affect a transistor characteristic and contact opening and is equipped with a structure capable of keeping excellently a dielectric breakdown strength of a diffusion-layer making electrode and gate electrode even with a process variance.例文帳に追加

トランジスタ特性やコンタクト開口性に不都合な影響がなく、かつプロセスばらつきが生じても、拡散層取り出し電極とゲート電極の絶縁耐圧を良好に確保できる構成を備えたＴＡＴ・ＤＲＡＭセルを有する半導体装置を提供する。 - 特許庁

To provide a semiconductor device and its manufacturing method for eliminating the hardness of gate working due to the employment of an embedded type element isolation insulation film while restraining the fluctuation of characteristics due to the mutual diffusion of conductive impurities or the penetration of boron.例文帳に追加

導電性不純物の相互拡散や、ホウ素の突き抜けによる特性の変動を抑制しつつ、埋め込み型の素子分離絶縁膜を採用することによるゲート加工の困難性を解消することができる半導体装置およびその製造方法を提供する。 - 特許庁

To provide a vapor growth device for improving copper wiring surface treatment before forming a copper diffusion prevention insulating film by a mixed gas soak of a silane and ammonia, and also to provide a method for manufacturing a semiconductor device having copper wiring where a surface state is excellent with less resistance.例文帳に追加

シランとアンモニアの混合ガスソークによる銅拡散防止絶縁膜形成前の銅配線表面処理を改善できる気相成長装置、および表面状態がよく、抵抗が低い銅配線を有する半導体装置の製造方法を提供する。 - 特許庁

To provide a semiconductor device which has dual gate electrodes and prevents deterioration of the current capacity of a transistor, by suppressing the solid phase diffusion of an impurity in a gate insulating film and the decrease of the capacities of the gate electrodes, and a method for manufacturing the device.例文帳に追加

デュアルゲート電極を有する半導体装置について、不純物のゲート絶縁膜中への固体内拡散を抑制し、ゲート電極容量の減少を抑えてトランジスタの電流能力の低減を防いだ半導体装置及びその製造方法を提供する。 - 特許庁

The semiconductor device formed by such method has n-type impurity diffusion region of an active sheet carrier density between 1014 cm-2 and 1016 cm-2, and its resistance between 5 Ω/cm2 and 100 Ω/cm2.例文帳に追加

このような方法で形成された半導体装置は、ゲルマニウム層中に、活性化されたシートキャリヤ密度が１０^14ｃｍ^-2 以上、１０^1６ｃｍ^-2 以下であり、その抵抗値が５Ω／ｃｍ^2から１００Ω／ｃｍ^2の範囲にあるｎ型不純物拡散領域を有する。 - 特許庁

The display 100 comprises a circuit wiring board 10 consisting of a substrate 10a into which a light diffusion material is dispersed and circuit wiring 10c, a group III nitride based compound semiconductor light-emiting element 201, wire bonding 3n and 3p, and a shading material 4.例文帳に追加

表示装置１００は、光拡散材料が分散された基板部１０ａと回路配線１０ｃとから成る回路配線基板１０、III族窒化物系化合物半導体発光素子２０１、ワイヤボンディング３ｎ及び３ｐ、並びに遮光部材４から成る。 - 特許庁

If an impurity is added to reduce the influence of this interface charge, the impurity absorbs light, the active layer deteriorates for impurity diffusion and consequently the life of the semiconductor light emitting device shortens.例文帳に追加

本発明は前記課題を解決するため、発光特性を維持しつつ、互いに組成の異なる二の半導体層が隣接する界面における界面電荷の影響を低減して電気特性を改善した半導体発光素子を提供することを目的とする。 - 特許庁

Fixed resistors (3, 4, 5) and a variable resistor (14) are formed on a semiconductor substrate (2) and ions are injected into diffusion layers (22, 23) constituting the variable resistor (14) such that the combined resistance (R) of the fixed resistors (3, 4, 5) and the variable resistor (14) will be equal to a predetermined resistance (Ro).例文帳に追加

本発明では、半導体基板(2)に固定抵抗(3,4,5)と可変抵抗(14)とを形成し、同可変抵抗(14)を構成する拡散層(22,23)に固定抵抗(3,4,5)と可変抵抗(14)との合成抵抗値(R)が所定の抵抗値(Ro)となるようにイオンを注入することにした。 - 特許庁

On a first conductivity type semiconductor substrate 1, at least a first conductivity type clad layer 4, an active layer 5, a second conductivity type clad layer 8, a second conductivity type contact layer 10, an etching stop layer 11, and a diffusion source layer 12 containing impurities are laminated in order.例文帳に追加

第１導電型半導体基板１上に、少なくとも第１導電型クラッド層４、活性層５、第２導電型クラッド層８、第２導電型コンタクト層１０、エッチングストップ層１１、及び不純物を含む拡散源層１２を順次積層する。 - 特許庁

The semiconductor device is characterized in that the insulation region in the internal section of the second well, coupled with the first conductivity-type diffusion region of the first well, makes up a bipolar junction transistor which blocks an electric current from flowing from the first well to the third well.例文帳に追加

前記第２ウェルの内部の前記絶縁領域は、前記第１ウェルの前記第１導電型拡散領域と共にバイポーラジャンクショントランジスタを形成して前記第１ウェルから前記第３ウェルに流れる電流を遮断することを特徴とする。 - 特許庁

A method for manufacturing the semiconductor device comprises a step of forming an epitaxial layer 35a as a base layer of the bipolar transistor, in a state in which a gate electrode 31 of the insulated gate field effect transistor having at least a compound film of a high melting point metal is covered with a diffusion preventive film 57 of the high melting point metal.例文帳に追加

高融点金属の化合物膜を少なくとも含む絶縁ゲート型電界効果トランジスタのゲート電極３１を高融点金属の拡散防止膜５７で覆った状態で、バイポーラトランジスタのベース層としてのエピタキシャル層３５ａを形成する。 - 特許庁

To provide a semiconductor device having a contact plug for connecting the source-drain of a transistor with an interconnection by polysilicon in which junction leak current can be reduced, especially, by reducing defects remaining in a diffusion layer.例文帳に追加

本発明はトランジスタのソース・ドレイン拡散層と配線を多結晶シリコンによって接続したコンタクトプラグを有する半導体装置に関し、特に拡散層中に残留する欠陥を低減して接合リーク電流を減少できる半導体装置を提供する。 - 特許庁

In a semiconductor integrated circuit device at least having a portion of capacitor electrodes 14, 16 or an information memory part above a gate electrode 5, a MISFET has at least one first plug 9 respectively connected to each of source/drain diffusion layers 7.例文帳に追加

ゲート電極５より上方に少なくともキャパシタ電極１４，１６または情報記憶部の一部を有する半導体集積回路装置において、ＭＩＳＦＥＴは、ソース・ドレイン拡散層７に接続する少なくとも１つずつの第１のプラグ９を有する。 - 特許庁

To remove remaining amorphous or polycrystalline silicon through a process, in which amorphous or polysilicon is deposited on a silicon semiconductor substrate, and the amorphous or polysilicon is solid-phase down selectively only on an impurity diffusion region to a single crystal layer, without treatment at a high temperature, through etching.例文帳に追加

シリコン半導体基板にアモルファス又はポリシリコンを堆積後高温処理を伴わずに選択的にこれを不純物拡散領域上のみ単結晶層に固相成長させる工程を経て残留したアモルファスや多結晶のシリコンをエッチング除去する。 - 特許庁

In the semiconductor device having the field effect transistor having an SOI structure, the ion-implanted region 11 of the body contact 6 is separated from the active region 2 of the field effect transistor to suppress the diffusion of implanted ions to the active region 2 side.例文帳に追加

ＳＯＩ構造の電界効果トランジスタを有する半導体装置において、前記電界効果トランジスタの活性領域２に対してボディコンタクト部６のイオン注入領域１１を離間させて、注入イオンの活性領域２側への拡散を抑制する。 - 特許庁

To provide a nitride based semiconductor epitaxial substrate capable of ensuring the electric insulation between a device layer side and a GaN monocrystal substrate, and capable of restricting a diffusion of Mg for controlling the conductivity to the device layer side, its manufacturing method and a substrate for HEMT.例文帳に追加

デバイス層側とＧａＮ単結晶基板との電気絶縁性を確保でき、且つ、伝導性制御用のＭｇがデバイス層側に拡散することを抑制できる窒化物系半導体エピタキシャル基板、その製造方法、及びＨＥＭＴ用基板を提供すること。 - 特許庁

To provide a translucent positive electrode for a compound semiconductor light-emitting device that does not need alloying heat treatment under electron radiation, high temperature annealing or oxygen atmosphere, and has proper translucency and low contact resistance, being superior in diffusion of electric current.例文帳に追加

電子線照射や高温アニールまたは酸素雰囲気下での合金化熱処理等を必要とせず、かつ良好な透光性と低接触抵抗を有する電流拡散性に優れた窒化ガリウム系化合物半導体発光素子用正極を提供すること。 - 特許庁

To form a diffusion preventing layer properly on the surface part of semiconductor substrate each corresponding to at least the edge of the CB side of a gate electrode part in a DRAM having the CB of a SAC structure provided between two gate electrode parts.例文帳に追加

本発明は、２つのゲート電極部間に設けられるＳＡＣ構造のＣＢを有するＤＲＡＭにおいて、少なくともゲート電極部のＣＢ側のエッヂにそれぞれ対応する半導体基板の表面部に拡散防止層を的確に形成できるようにする。 - 特許庁

To provide a semiconductor device wherein a copper oxide is sufficiently removed from copper wiring and an insulating film for preventing the diffusion of a water content and Cu can be made of a low-dielectric-constant insulating material, and to provide its manufacturing method.例文帳に追加

半導体装置及びその製造方法に関し、銅配線上の酸化銅を十分に除去しつつ、水分及びＣｕ拡散防止用の絶縁膜を低誘電率絶縁材料により形成しうる半導体装置及びその製造方法を提供する。 - 特許庁

The method of manufacturing the semiconductor device comprises processes of: forming a ceramic dielectric film 3 on a lower electrode 2 formed of an impurity diffusion layer of a ceramic substrate 1; and forming an upper electrode 4a on the ceramic dielectric film 3.例文帳に追加

本発明に係る半導体装置の製造方法は、シリコン基板１の不純物拡散層からなる下部電極２上にセラミック誘電体膜３を形成する工程と、セラミック誘電体膜３上に上部電極４ａを形成する工程と、を具備する。 - 特許庁

To provide a semiconductor device which has a Cu buried wiring of low contact resistance and which is applied to a logic system LSI requiring high speed operation by forming a Cu diffusion preventing barrier metal of low resistance before a wiring connecting hole and a wiring groove are filled with Cu.例文帳に追加

配線接続用ホールおよび配線溝にＣｕを埋め込む前に低抵抗のＣｕ拡散防止用バリアメタルが形成でき、Ｃｕ埋め込み配線のコンタクト抵抗が低く、高速動作が要求される論理系ＬＳＩに適用し得る半導体装置を提供する。 - 特許庁

To provide a manufacturing method of a semiconductor device including MOS field effect transistors or the like capable of performing manufacturing by avoiding an inverting layer from being produced beneath a dummy gate even in the case of ion implantation of a conductive impurity with positive electric charges to thereby prevent accelerated diffusion.例文帳に追加

プラスの電荷を有する導電性不純物をイオン注入してもダミーゲート直下に反転層を生成させず、これにより増速拡散を防止して製造できるＭＯＳ型電界効果トランジスタなどを有する半導体装置の製造方法を提供する。 - 特許庁

Then, a photoresist film is formed on at least one of the plurality of diffusion layer regions; and while a ground potential is supplied to the back side of the semiconductor substrate, plasma ashing processing is applied to the photoresist film so that the photoresist film can be removed.例文帳に追加

次いで、当該複数の拡散層領域のうちの少なくとも１つの拡散層領域上にフォトレジスト膜を形成し、半導体基板の裏面側に接地電位を供給しつつ、プラズマアッシング処理を当該フォトレジスト膜に施すことによってこれを除去する。 - 特許庁

The source electrode 11 and the drain electrode 12 are higher than the gate electrode 2 whereby the silicide of gate electrode 2 is effected completely, even when the source electrode 11 and the drain electrode 12 are formed so as to stay in the shallow region of the semiconductor substrate 1 through the diffusion of metal from the upper surfaces thereof.例文帳に追加

ゲート電極２よりソース及びドレイン電極１１、１２が高いから、ソース及びドレイン電極１１、１２を上面からの金属拡散により半導体基板１の浅い領域に留まるように形成しても、ゲート電極２は完全にシリサイド化される。 - 特許庁

To provide a method for forming a silicon nitride oxide film which can stably form a thin silicon nitride oxide film having excellent characteristics, and can reliably suppress diffusion of boron atoms during formation of a gate electrode of a P type semiconductor element.例文帳に追加

優れた特性を有する薄いシリコン窒化酸化膜を安定して形成することができ、しかも、ｐ形半導体素子のゲート電極形成におけるボロン原子の拡散を確実に抑制することを可能にするシリコン窒化酸化膜の形成方法を提供する。 - 特許庁

To provide a method and a device where, in the case a semiconductor wafer or the like is plated with a metal film, for the purpose of solving the problem that ununiform electrodeposition occurs by the diffusion of plating current and the ununiformity of a fluid distribution, an electric field distribution and a fluid flow are controlled.例文帳に追加

半導体ウェーハなどに金属フィルムをメッキする場合、メッキ電流の拡散や、流体分布の不均一によって、不均一な電着を生じる問題を解決するために、電界分布や流体フローを制御する方法および装置を提供する。 - 特許庁

The element isolation region is a deep trench 15, consisting of a forward taper profile 13 and a bowing profile connecting to a lower part, and a boundary surface between the forward taper profile 13, and the bowing profile is arranged in the high concentration impurity diffusion semiconductor layer 1.例文帳に追加

素子分離領域は、順テーパ形状部１３及び下部に繋がるボーイング形状部からなるディープトレンチ１５であり、前記順テーパ形状部と前記ボーイング形状部との境界面は高濃度不純物拡散半導体層１内に配置されている。 - 特許庁

An impurity diffusion region for forming an element is formed on one surface of a water-shaped semiconductor substrate 30, and the substrate 30 is formed with a predetermined thickness being ground from the opposite face, and etched to a predetermined depth so as to be made thin excluding the outer periphery.例文帳に追加

ウエハ状の半導体基板３０における一方の面の表層部に素子形成用不純物拡散領域を形成し、その反対の面から研削加工して基板３０を所定の厚さにし、外周部を残して所定深さまでエッチングして薄膜化する。 - 特許庁

A buffer layer 12, a first electron supply layer 13, a channel layer 14, a second electron supply layer 15, a diffusion layer 16, and a cap layer 17 are laminated in order on a substrate 11 consisting of a semi-insulation single crystal GaAs to form a semiconductor lamination part 10.例文帳に追加

半絶縁性単結晶ＧａＡｓよりなる基板１１上に、バッファ層１２、第１電子供給層１３、チャネル層１４、第２電子供給層１５、拡散層１６、キャップ層１７が順次積層されて半導体積層部１０が形成される。 - 特許庁

To provide such a field-effect transistor having an active layer composed of an oxide semiconductor that is capable of suppressing diffusion of electrode material into the active layer, achieving low electric resistance of the electrode material, and reducing damage to the active layer, and to provide a method of manufacturing the field-effect transistor.例文帳に追加

活性層中への電極材の拡散の抑制、電極材の低電気抵抗化、さらには活性層へのダメージ低減を図ることができる、酸化物半導体からなる活性層を有する電界効果型トランジスタ及びその製造方法を提供すること。 - 特許庁

A p-n joint part between a p-type diffusion layer 2 and an n-type silicon substrate 1 is formed in an element formation area divided by an element isolation area 5 on the surface of a semiconductor substrate 1, and a radiation sensitive area is formed by the p-n joint part.例文帳に追加

半導体基板１の表面の素子分離領域５により区画された素子形成領域に、ｐ型拡散層２とｎ型シリコン基板１とのｐｎ接合部が形成されており、このｐｎ接合部により放射線有感領域が構成されている。 - 特許庁

In a p-type semiconductor layer 101, a heavily doped region 109 in which the concentration of p-type impurities different from right and left n-type diffusion regions 106, 107 becomes extremely large is formed by oblique ion implantation in the center of a channel region 108.例文帳に追加

ｐ型の半導体層１０１には、チャネル領域１０８の中央部に、左右のｎ型の拡散領域１０６，１０７とは異なるｐ型の不純物の濃度が極大となる高濃度領域１０９が斜めイオン注入により形成されている。 - 特許庁

To provide semiconductor device or the like which is allocated within the front surface of an insulating film between low dielectric constant layers placed in contact with the lower surface of a copper diffusion preventing film having a film stress in the compressing direction, and is capable of preventing generation of leak current between wires.例文帳に追加

この発明は、圧縮方向の膜ストレスを有する銅拡散防止膜の下面と接触している低誘電率層間絶縁膜の表面内に配設されている、配線間のリーク電流の発生を防止することができる半導体装置等を提供する。 - 特許庁

To provide a method of manufacturing a power MOSFET which is capable of forming a body layer without performing a thermal diffusion treatment carried out at a high temperature for a long time, and preventing impurities contained in a gate electrode from diffusing into a semiconductor substrate through a gate insulating film.例文帳に追加

高温、長時間の熱拡散処理を行わずにボディ層を形成することができ、ゲート電極中に含まれる不純物がゲート絶縁膜を通して半導体基板中に拡散することを防止できるパワーＭＯＳＦＥＴの製造方法を提供する。 - 特許庁

To provide a method for manufacturing a semiconductor device, in which segregation of impurity in an offset impurity diffusion layer at LOCOS oxidation is suppressed and good element isolation is made with a LOCOS oxide film and the offset impurity diffused layer, so that superior and stable properties of the semiconductor device formed in an element region is obtained.例文帳に追加

本発明は、ＬＯＣＯＳ酸化時におけるオフセット不純物拡散層の不純物の偏析を抑制して、ＬＯＣＯＳ酸化膜及びオフセット不純物拡散層によって良好な素子分離を行い、素子領域に形成する半導体装置の特性を良好かつ安定したものにすることができる半導体装置の製造方法を提供することを目的とする。 - 特許庁

To provide a method for manufacturing a laminated structure excellent in the adhesion between a low permittivity first insulating film which can be satisfactorily used for a semiconductor device and a second insulating film which can be satisfactorily used for a Cu diffusion prevention and a stopper at the time of etching, to provide a laminated structure manufactured by the method for manufacturing, and to provide a semiconductor device using the laminated structure.例文帳に追加

半導体装置に好適に使用できる、低誘電率である第１の絶縁膜とＣｕの拡散防止やエッチング時のストッパーに好適に使用できる第２の絶縁膜との密着性に優れた積層構造体を製造する方法、その製造方法により製造された積層構造体、及び積層構造体を用いてなる半導体装置を提供する。 - 特許庁

A gate insulation layer with a hydrogen concentration of less than 6×10^20 atoms/cm^3 and a fluorine concentration of 1×10^20 atoms/cm^3 or more is used as a gate insulation layer in contact with an oxide semiconductor layer forming a channel region, whereby the amount of hydrogen released from the gate insulation layer can be reduced and hydrogen diffusion to the oxide semiconductor layer can be prevented.例文帳に追加

チャネル領域を形成する酸化物半導体層と接するゲート絶縁層に、水素濃度が６×１０^２０ａｔｏｍｓ／ｃｍ^３未満であり、且つフッ素濃度が１×１０^２０ａｔｏｍｓ／ｃｍ^３以上であるゲート絶縁層を用いることで、ゲート絶縁層から放出される水素量が低減され、酸化物半導体層に水素が拡散することを防ぐことができる。 - 特許庁

The discrete device is equipped with one conductivity-type semiconductor substrate which is doped as high in concentration as prescribed, a one conductivity-type epitaxial layer lower in concentration than the one conductivity-type semiconductor substrate, a one conductivity-type diffusion layer which is higher in concentration than the one conductivity-type epitaxial layer, and electrodes which are all formed on the same side.例文帳に追加

所定の濃度を有する一導電型の半導体基板と、前記一導電型の半導体基板よりは濃度の低い前記一導電型のエピタキシャル層と前記一導電型のエピタキシャル層を貫通し、前記一導電型のエピタキシャル層よりは濃度の高い前記一導電型の拡散層とを備え、ディスクリートデバイスの電極を同一面に形成したディスクリートデバイス。 - 特許庁

The method for manufacturing the solar battery element having a diffusion layer 2 and an anti-reflection layer 3 on the surface of a semiconductor substrate 1 removes a damage layer 11 by performing chemical treatment after forming on the semiconductor layer 1 the damage layer 11 penetrating the anti-reflection layer 3 by performing physical processing above the anti-reflection film 3.例文帳に追加

半導体基板１の表面に、拡散層２と反射防止膜３を有する太陽電池素子の製造方法において、前記反射防止膜３上から物理的処理を施すことによって、前記半導体基板１に前記反射防止膜３を貫通したダメージ層１１を形成した後に、化学的処理を施すことによって前記ダメージ層１１を除去することを特徴とする。 - 特許庁

To provide a barrier film for a highly dense copper wiring semiconductor which can obtain a sufficient barrier effect with a film thickness enough to prevent film peeling and a fine wiring pitch in suppressing diffusion of a copper in the highly dense copper wiring semiconductor, and has no variation in barrier characteristics even if a temperature rises due to heat treatment, and to provide a sputtering target for forming the barrier film.例文帳に追加

高密度銅配線半導体の銅の拡散を抑制するに際し、膜剥離を生じさせない程度の薄い膜厚で、また細かい配線ピッチでも十分なバリア効果を得ることができ、さらに熱処理等により温度上昇があっても、バリア特性に変化がない高密度銅配線半導体用バリア膜及びバリア膜形成用スパッタリングターゲットの提供。 - 特許庁

To provide a glass substrate which does not cause deterioration in film characteristics caused by the diffusion of alkali ions in the glass into a deposited semiconductor film in a heat treatment process even when it is used as the glass substrate for a liquid crystal display, and which prevents the electrostatic breakdown of a semiconductor element or an electrical circuit caused by discharge, and whose surface is hardly contaminated by dust and dirt in the environment.例文帳に追加

液晶ディスプレイ用ガラス基板として使用しても、熱処理工程において、ガラス中のアルカリイオンが成膜された半導体物質中に拡散し、膜特性の劣化を招くことがなく、また放電による半導体素子や電気回路の静電破壊を防止し、さらに環境中の塵や埃によって表面が汚染されにくいガラス基板を提供する。 - 特許庁

To provide a semiconductor device in which a hydrogen diffusion route can be secured, so that hydrogen is capable of reaching the interior of the semiconductor device, and effective annealing can be performed with a forming gas.例文帳に追加

本発明の目的は、水素バリア性を有する膜を貫通し、層間を電気的に接続するコンタクト構造及び埋め込み金属配線構造を有する半導体装置において、水素が半導体装置の内部に到達可能な水素拡散経路を確保し、フォーミングガスによる効果的なアニーリングが可能となる半導体装置および半導体装置の製造方法を提供することにある。 - 特許庁

This semiconductor device manufacturing method is composed of a process wherein the collector region is formed from the first conductivity type semiconductor substrate 1, and a process wherein the first conductivity type emitter region 6 is formed in the vicinity of the surface of the impurity diffusion layer 5 using a side wall 4 as a mask.例文帳に追加

第１導電型の半導体基板１からコレクタ領域を形成する工程と、前記コレクタ領域の表面近傍に、配線３をマスクとして第２導電型の不純物拡散層５を形成する工程と、前記不純物拡散層５の表面近傍に、サイドウオール４をマスクとして第１導電型のエミッタ領域６を形成する工程とを備える半導体装置の製造方法。 - 特許庁