「test input」に関連した英語例文の一覧と使い方(8ページ目) - Weblio英語例文検索

To provide a synchronization test system for a breaker attaining high reliability and economical efficiency by controlling input of a plurality of breakers by one synchronization test device 700.例文帳に追加

１台の同期検定装置７００で複数の遮断器を投入制御することで、高い信頼性と高い経済性を有する遮断器の同期検定システムを提供する。 - 特許庁

To provide an extraction method capable of optimizing a test pattern by increasing the number of don't care values included in an external input value in the test pattern for a logic circuit.例文帳に追加

論理回路に対するテストパターンにおける外部入力値に含まれるドントケア値の数を多くし、テストパターンの最適化を図ることが可能な抽出方法を提供する。 - 特許庁

In the case noise enters before the input start of writing data after the fall of the test signal, the operation is reset.例文帳に追加

テスト信号が立ち下がった後において書き込みデータ入力開始前にノイズが入った場合にはリセットする。 - 特許庁

A chip to be marked forcibly is specified and input from a terminal to the data display screen of wafer test results.例文帳に追加

端末からウエハテスト結果のデータ表示画面に対し、強制的にマーキングするチップを指定入力する。 - 特許庁

A third switch connects an output terminal of the testing control circuit to an input terminal of the inner circuit during the test mode.例文帳に追加

第３スイッチは、テストモード中に、テスト制御回路の出力端子を内部回路の入力端子に接続する。 - 特許庁

The phase shift is detected by measuring an interval between clock pulses input in the toner concentration sensor 26 from the YMCK test patches.例文帳に追加

ＹＭＣＫのテストパッチから２６に入力するクロックパルスの間隔を計測して位相ずれを検知する。 - 特許庁

At the reset releasing time, the flip-flop 4 with LOAD/HOLD holds input data, and a test mode setting signal TESTMODE[7:0] is set.例文帳に追加

リセット解除時、LOAD/HOLD付きフリップフロップ４は、入力データをホールドし、テストモード設定信号TESTMODE[7:0]が設定される。 - 特許庁

Information on a determined input value is registered in a database as test data associated with the event name.例文帳に追加

確定した入力値の情報は、イベント名と関連付けられたテスト用のデータとしてデータベースに登録される。 - 特許庁

An analog-digital converter 108 receives a signal under a test from an input terminal 110 and generates a digital sample.例文帳に追加

アナログ・デジタル変換器１０８が入力端子１１０からの被試験信号を受けてデジタル・サンプルを発生する。 - 特許庁

To test a program including a random output block outputting a random value for an input value.例文帳に追加

入力値に対してランダムな値を出力するランダム出力ブロックを含むプログラムをテストできるようにする。 - 特許庁

The internal circuit is tested by the scan method on the basis of the test input data set in the storage cell.例文帳に追加

内部回路は、この記憶素子に設定されるテスト入力データに基づいてスキャン方式で試験される。 - 特許庁

To highly efficiently input finding data comprising finding names and their grades of a chemical substance toxicity test without any error.例文帳に追加

化学物質毒性試験の所見名とそのグレードからなる所見データを誤り無く、効率良く入力する。 - 特許庁

A first test switch SWt1 is provided between the first input terminal 16 and the first inspection pad PAD1.例文帳に追加

第１テストスイッチＳＷｔ１は、第１入力端子１６と第１検査パッドＰＡＤ１間に設けられる。 - 特許庁

In GPIIN setting 32, on/off of a test, a polarity, a function and a parameter are set for each input part.例文帳に追加

ＧＰＩＩＮ設定３２では、入力部毎に、テストのＯＮ／ＯＦＦ、極性、機能及びパラメータの設定がされる。 - 特許庁

To provide a mixed signal LSI tester which can input an analogue signal having proper and arbitrary wave shape, to an under test device.例文帳に追加

適正な任意の波形を有するアナログ信号を被検査デバイスに入力可能なミックスドシグナルLSIテスタを提供。 - 特許庁

The switch 30 is switched by an AGC signal input switching signal TEST.例文帳に追加

ＡＧＣ信号入力切替スイッチ３０は、ＡＧＣ信号入力切替信号ＴＥＳＴにより切り替えられる。 - 特許庁

Therefore, only four data input/output terminals are connected to the tester and the test mode B can be set by a maker.例文帳に追加

したがって、４つのデータ入出力端子のみをテスタに接続してメーカー側でテストモードＢを設定できる。 - 特許庁

To provide a semiconductor integrated circuit capable of reducing the number of input/output terminals which are used for a manufacturing test.例文帳に追加

製造テストに用いる入出力端子数を削減することができる半導体集積回路を提供する。 - 特許庁

A first clock CK1 being fed to a device 1 under test is taken from a clock input terminal 20a.例文帳に追加

被測定デバイス１に供給されている第１クロックＣＫ１をクロック入力端子２０ａから受け入れる。 - 特許庁

Finally, simulation is performed to the simulation net list based on the test input information (step S14).例文帳に追加

最後に、テスト入力情報に基づいて、シミュレーション用のネットリストに対してシミュレーションを実行する（ステップＳ１４）。 - 特許庁

To provide a semiconductor integrated circuit device capable of facilitating a test by arranging input and output data from an outside.例文帳に追加

外部からの入出力データを揃えることでテストを容易にする半導体集積回路装置を提供する。 - 特許庁

Thereby, the executor of the action test is not required for checking a plurality of input operation procedures in every specification.例文帳に追加

これにより、動作試験の実施者は、仕様毎の複数の入力操作手順を参照しなくとも良くなる。 - 特許庁

A semiconductor device incorporating a flash memory 104 is provided with a test mode storage circuit 109 and outputs an input from a control signal input terminal 101 from a data input/output terminal 102.例文帳に追加

フラッシュメモリ１０４内蔵の半導体装置にテストモード記憶回路１０９を備え、テストモード時に制御信号入力端子１０１からの入力をデータ入出力端子１０２より出力する。 - 特許庁

Thereafter, upon the inputting of a designation data for indicating that any of the test data corresponding to the types presented is input into the prescribed input terminals CN1-CN12, the input terminals CN1-CN12 are so set as to allow the inputting of the test data of the type involved into them.例文帳に追加

その後、提示された試験データの種類のいずれかを所定の入力端子ＣＮ１〜ＣＮ１２に入力することを指示する指示データが入力されると、当該入力端子ＣＮ１〜ＣＮ１２を当該種類の試験データが入力可能なように設定する。 - 特許庁

The determination processing function stores a received input value whenever receiving a set of an input value and an output value from a test program and executes determination processing on the condition that the number of times for receiving the set of an input value and an output value from the test program exceeds the number of pipeline stages.例文帳に追加

この判定処理関数は、テストプログラムから入力値と出力値との組を受け取る度に受け取った入力値をバッファに保存し、テストプログラムから入力値と出力値との組を受け取った回数がパイプライン・ステージ数を越えたことを条件に、判定処理を実行する。 - 特許庁

The test signals inputted through external input/output pads 14 are inputted into each I/O module 51-58 by means of internal test wirings 23 and 24 which are formed in the same layer as the internal input/output pads and are linearly passed through between two adjacent internal input/output pads.例文帳に追加

外部入出力パッド１４から入力されるテスト信号は、内部入出力パッドと同層に形成され、２つの隣接する内部入出力パッドの間を直線状に通過する内部テスト配線２３、２４によって各Ｉ／Ｏモジュール５１〜５８に入力される。 - 特許庁

The circuit comprises an input terminal T13 of a testing input clock signal CK1 connected to an end of a common bus circuit 2 and a test input/output circuit 3A with an output terminal T32 of an output clock signal CKO retuned from the other end of the common bus circuit 2 in test operation.例文帳に追加

共通バス回路２の一端に接続されテスト用入力クロック信号ＣＫＩの入力端子Ｔ３１と、テスト動作時に共通バス回路２の他端から返送される出力クロック信号ＣＫＯの出力端子Ｔ３２とを有するテスト入出力回路３Ａを備える。 - 特許庁

In data input/output test of this coexistent semiconductor memory, address input and data input for the memory circuit 1 are performed simultaneously by giving an address signal from an input pin 13 for the memory circuit 2 and giving data input/output from the common terminal 10 of the memory circuit 1 respectively.例文帳に追加

この混載型半導体メモリのデータ入出力検査に際して、アドレス信号はロジック回路２への入力ピン１３から、データ入出力はメモリ回路１の共通の端子１０からそれぞれ与えることによって、メモリ回路１へのアドレス入力とデータ入力が同時に行われる。 - 特許庁

The input/output analysis test bench has a mechanism for verifying in real time the determination of inhibiting action upon detecting an expected output signal from the test bench analyzing the expected operation and input signal of the block to be verified.例文帳に追加

入出力解析テストベンチは、検証対象ブロック則しの期待の動作と入力信号を解析するテストベンチから期待の出力信号を検出すると、禁止動作の判定をリアルタイムに検証する機構を備える。 - 特許庁

Test input of the random pattern and an output from the memory 101 compose a test input of the logic circuit 103, it is decided whether a fault exists or not by taking the output response into a compression circuit 106 and comparing it with an expected value.例文帳に追加

ランダムパタンのテスト入力と、メモリ１０１からの出力を論理回路１０３のテスト入力とし、その出力応答を圧縮回路１０６に取り込んで期待値と比較することで、不良があったかどうかを判断する。 - 特許庁

The voltage drive unit 200 is connected with the through via 100 and receives the input voltage V1, and generates a test voltage VT by changing the level of the input voltage V1 in response to test control signals EN_P and EN_N.例文帳に追加

前記電圧駆動部２００は前記貫通ビア１００と連結されて前記入力電圧Ｖ１を受信し、テスト制御信号ＥＮ＿Ｐ，ＥＮ＿Ｎに応答して前記入力電圧Ｖ１のレベルを変化させてテスト電圧ＶＴを生成する。 - 特許庁

The output signal of the FF3 is inputted into the sequencer SQ as a test input signal TIN0, and compared with the test output data TOUT0, to thereby certify the passing state of the signal through the input/output circuit.例文帳に追加

ＦＦ３の出力信号をテスト入力信号ＴＩＮ０としてシーケンサＳＱに入力し、これとテスト出力データＴＯＵＴ０とを比較することにより、信号の入・出力回路の通過状態を検証する。 - 特許庁

A step of a top module necessary for generating hardware logic simulation includes a step for converting an original unit test into an expansion unit test, and a step for generating an input pattern file by performing a unit test to the wrapper class by the expansion unit test.例文帳に追加

さらにハードウエアロジックシュミレーション発生に必要とするトップモジュールのステップは、オリジナルユニットテストを拡充ユニットテストに転換するステップ、拡充ユニットテストはラッパークラス（ｗｒａｐｐｅｒ ｃｌａｓｓ）に対してユニットテストを行い入力パターンファイルを発生するステップを含む。 - 特許庁

When reproducing the test, a test ID is inputted, information held in the bug management database is used, an input signal time serially reproduced by the test data, and a control signal of the operation history are inputted to the test equipment, and the generated bug is reproduced.例文帳に追加

また、テストの再現時には、テストＩＤを入力して、そのバグ管理データベースに保持されている情報を利用し、時系列的にテストデータによって再現される入力信号と、操作履歴の制御信号をテスト機器に入力することにより、発生したバグを再現させる。 - 特許庁

The test device 1 has a feedback loop where a signal of a node N13 on the output side of the multiplexer MUX1 is inputted into a test signal generating section 6 of the test circuit 5, and is inputted to one of the input sides of the multiplexer MUX1 via a test signal generating section 6.例文帳に追加

マルチプレクサＭＵＸ１の出力側のノードＮ１３の信号が試験回路５のテスト信号発生部６に入力され、その信号がテスト信号発生部６を介してマルチプレクサＭＵＸ１の入力側の一方に入力される帰還ループが形成されている。 - 特許庁

In a first test mode, an ordinary scanning test is conducted, and in a second test mode, the BIST signal is outputted in parallel from the parallel access memory BIST circuit 3, a sector 4 selects the BIST signal to output to the input side scanning FF group 9A, which conducts the test of the memory block 10.例文帳に追加

第１のテストモードでは通常のスキャンテストが行われ、第２のテストモードでは、パラレルアクセスメモリＢＩＳＴ回路３からＢＩＳＴ信号がパラレルに出力され、セレクタ４がこのＢＩＳＴ信号を選択し、入力側スキャンＦＦ群９Ａに出力し、メモリブロック１０のテストを実行する。 - 特許庁

In this counter test circuit for testing counters 3, 4 constituted by connecting two four-bit counters longitudinally, a load pulse generating part 2 generates a load pulse of the counters 3, 4 from a test mode signal for showing a test mode of the counters and a counter load pulse test input signal inputted from an external terminal.例文帳に追加

４ビットのカウンタを２個縦列接続して構成したカウンタ３，４をテストするカウンタテスト回路で、ロードパルス生成部２は、カウンタのテストモードを示すテストモード信号と外部端子により入力されるカウンタロードパルステスト入力信号とからカウンタ３，４のロードパルスを生成する。 - 特許庁

Further, a test data selection section 104 is disposed to selectively output one of test data output from the first and second test pattern generation sections 101 and 102 based on the signal value of the second clock CK2, and input it as test data to a memory 105.例文帳に追加

さらに、第１のテストパターン生成部１０１および第２のテストパターン生成部１０２から出力されるテストデータのいずれか一方を、第２のクロックＣＫ２の信号値によって選択的に出力し、メモリ１０５へテストデータとして入力するテストデータ選択部１０４を設ける。 - 特許庁

The printing processing means conserves a test chart in the storage section 36 when the test chart as image data for image quality adjustment of the printing means is inputted from an external device by an input and output section 22 and registers the identifier of the test chart in a test chart list holding section 38.例文帳に追加

印刷処理手段は、外部装置から前記印刷手段の画質調整用の画像データであるテストチャートが入出力部２２により入力された際にその記憶部３６に保存を行うとともに、テストチャートの識別子をテストチャートリスト保持部３８に登録する。 - 特許庁

A CPU 21 of the CPU board 2, on the basis of a test list showing a list of two or more pieces of test data to be input from a controller 3, reads the pieces of test data respectively from a storage device 4, and transfers them to the target board 1.例文帳に追加

ＣＰＵボード２のＣＰＵ２１は、制御装置３から入力される複数の試験データの一覧を表す試験リストに基づいて、試験データをそれぞれ記憶装置４から読み出してターゲットボード１に転送する。 - 特許庁

In a counter test (temporal characteristic test) of a relay using the test devices 1_M and 1_S, the concurrent fault input is transmitted from the trigger IN to the main protection device 2 and the terminal device 3 via the optical fiber cable 4 as a transmission system.例文帳に追加

試験装置１_M、１_Sを用いてリレーの対向試験（時間特性試験）を行なう場合、トリガＩＮから同時故障入力を、伝送系の光ファイバーケーブル４を介して主保護装置２と端末装置３に送信する。 - 特許庁

Test data definition data 21 input in a unit test program creation system 1 is recorded by XML (extensible markup language), and the hierarchical structure of the structure group supplied to a test target program is represented by a previously defined tag.例文帳に追加

単体テストプログラム作成システム１が入力するテストデータ定義データ２１は、ＸＭＬ（extensible markup language）によって記載され、予め定義したタグによって、テスト対象プログラムに供給する構造体群の階層構造が表されている。 - 特許庁

A test interface circuit TIC provided between a mixed memory MCR and a test data input/output terminal 9 is provided with a first-in/first-out circuit 10 storing successively test data, and latency of data read out from the mixed memory is adjusted.例文帳に追加

混載メモリ（ＭＣＲ）とテストデータ入出力端子（９）の間に設けられるテストインターフェイス回路（ＴＩＣ）において、テストデータを順次格納するファーストイン・ファーストアウト回路（１０）を設け、混載メモリから読出されたデータのレイテンシを調整する。 - 特許庁

A test probe is contacted with only a portion of representative input/output pads among a plurality of input/output pads, data inputted from the representative input output pad are expanded to data equivalent to all input output pads by a compressed data expanding circuit 631.例文帳に追加

複数の入出力パッドのうち、一部の代表入出力パッドにのみ試験用の針を当て、代表入出力パッドから入力されたデータを、圧縮データ展開回路６３１により、すべての入出力バッド分のデータに展開する。 - 特許庁

In input circuits 23-25 corresponding to the input pads 13-15 being not used at the time of the test mode, input of internal circuits 30 connected to output sides of each input circuit 23-25 is stabilized and malfunction of this internal circuits 30 is prevented by fixing output voltage to a fixed value in accordance with an input of a test mode signal TS.例文帳に追加

このように試験モード時に使用されない入力パッド１３〜１５に対応する入力回路２３〜２５については、試験モード信号ＴＳの入力に応じて出力電圧を一定値に固定することにより、各入力回路２３〜２５の出力側に接続された内部回路３０の入力が安定しこの内部回路３０の誤動作が防止される。 - 特許庁