「test input」に関連した英語例文の一覧と使い方(26ページ目) - Weblio英語例文検索

A control unit 200 defines an impulse signal outputted from an impulse generating circuit 101 as a signal to be processed, in place of an input digital audio signal from the outside, in a test mode and the data path unit 100 applies only signal processing selected from among the plurality of kinds of signal processing to the signal to be processed in each sampling period.例文帳に追加

制御部２００は、テストモードでは、外部からの入力デジタル音声信号に代えて、インパルス発生回路１０１が出力するインパルス信号を処理対象信号とし、サンプリング周期毎に、データパス部１００により、複数種類の信号処理のうち選択された信号処理のみを処理対象信号に施す。 - 特許庁

Since an ON-OFF control signal is in a low state at this time, a low signal is sent out to a gate terminal G of a latch circuit 15 from a control part 14 via a buffer 17, therefore, the test signal sent out to the input terminal D via a buffer 9 is sent out to the control part 14 from an output terminal Q.例文帳に追加

このとき、ＯＮ／ＯＦＦ制御信号がＬｏｗの状態であるので、ラッチ回路１５のゲート端子ＧにＬｏｗの信号がバッファ１７を介して制御部１４より送出されるため、バッファ９を介して入力端子Ｄに送出されるテスト信号が出力端子Ｑより制御部１４に送出される。 - 特許庁

A script text interval acquisition means 13 reads script data of a video image to acquire a script text interval, and a video text interval generating means 14 applies meaningful relation threshold value processing to test data obtained from caption information and voice information in an input video interval to generate a video text interval.例文帳に追加

台本テキスト区間取得手段１３が映像の台本データを読み込んで台本テキスト区間を取得し，映像テキスト区間生成手段１４が入力映像区間中の字幕情報，音声情報から得たテキストデータに対して意味的な関連度の閾値処理を行って映像テキスト区間を生成する。 - 特許庁

In the semiconductor device, by setting of an inverting means implementing logical inverting of the standby level of a logical circuit according to input signal, using test mode signal the signal level supplied to a peripheral circuit can be altered between "L" and "H" without change of logic level output from a producing section of the standby signal.例文帳に追加

半導体装置では、論理回路のスタンバイレベルを入力信号に応じて論理反転させる反転手段を設る事により、スタンバイ信号の生成部が出力する論理レベルを変化させることなく、テストモード信号を用いて周辺回路に供給される信号レベルを“Ｌ”と“Ｈ”との間で変更することができる。 - 特許庁

An operation determination section 12 of the control device 10 determines an operation situation of the test device 20, a hammer driving section 13 controls operation of an actuator hammer 100, a setting input section 14 inputs an impact strength or automatic/manual setting, and a display section 16 displays inputted data or a determination result of operation.例文帳に追加

制御装置１０の動作判定部１２は試験装置２０の動作状況を判定し、ハンマー駆動部１３はアクチュエータハンマー１００の動作を制御し、設定入力部１４は打撃強度や自動・手動等の設定を入力し、表示部１６は入力されたデータを表示したり動作の判定結果等を表示する。 - 特許庁

The switch groups SD0a-SD7a connect whole data lines DQ0-DQ63 to the outside of a memory module MMa at the time of a memory operation, and connect them to the input terminal of an exclusive NOR circuit EXa after common one bit data are written into each memory devices MD0-MD7 at the time of a test operation.例文帳に追加

スイッチ群ＳＤ０ａ〜ＳＤ７ａはデータ線ＤＱ０〜ＤＱ６３の全てを、メモリ動作時にはメモリモジュールＭＭａの外部に接続し、検査動作時には各メモリデバイスＭＤ０〜ＭＤ７に共通の１ビットデータが書き込まれた後にエクスクルーシブＮＯＲ回路ＥＸａの入力端に接続する。 - 特許庁

The offset adding unit 20 includes a first additional transistor T1 that is connected in parallel with one or both of the paired transistors and receives the same input as one or both of the paired transistors, and a second additional transistor T2 that is connected in series with the first additional transistor T1, and controlled to turn on/off by a test signal.例文帳に追加

オフセット付加部２０は、ペアトランジスタのいずれか一方、若しくはそれぞれに並列に接続され、ペアトランジスタと同じ入力を受ける第１付加トランジスタＴ１と、第１付加トランジスタＴ１と直列に接続され、テスト信号によりオン、オフが制御される第２付加トランジスタＴ２とを備える。 - 特許庁

A method of measuring a device under test (DUT) 110 comprises a step of applying a pulsed RF input signal 124 to the DUT, and a step of connecting an output of the DUT to a receiver 104, having an output bandwidth selected to measure the center tone in an RF pulse response spectrum from the output 113 of the DUT.例文帳に追加

被試験デバイス（ＤＵＴ）１１０を測定する方法は、パルスドＲＦ入力信号１２４をＤＵＴに印加するステップと、ＤＵＴの出力１１３からのＲＦパルス応答スペクトル内の中央トーンを測定するべく選択されている出力帯域幅を具備したレシーバ１０４に、このＤＵＴの出力を接続するステップと、を含む。 - 特許庁

The separation having the high repeating accuracy is efficiently performed by controlling to be the slowest in the usually considerable condition and keeping a fixed deceleration slope to fix (g)×(sec) value in the deceleration even when the quantity or the density of a sample, the kind of a test tube or the input voltage to the separator main body is changed.例文帳に追加

通常考えられる条件の内で最も遅くなるよう制御し、試料の量、密度、試験管の種類の違いや遠心分離機本体の入力電圧の変化などがあっても一定の減速勾配を維持できるようにすることで、減速中のｇ×ｓｅｃ値を一定にし、繰り返し精度の高い分離を効率良く行う。 - 特許庁

Thereby, even if a clock terminal, an address terminal, and a command terminal are connected commonly among a plurality of semiconductor memory devices in a test time in a wafer state, since a clock signal can be received from the data input/output terminal DQ, a code performing pseudo minute adjustment of reference voltage can be supplied individually for each chip.例文帳に追加

これにより、ウェハ状態でのテスト時において、複数の半導体記憶装置間でクロック端子、アドレス端子及びコマンド端子がそれぞれ共通接続されていても、クロック信号をデータ入出力端子ＤＱから受け付けることができることから、基準電圧の微調整を擬似的に行うコードをチップごとに個別に供給することが可能となる。 - 特許庁

In the case of halting the operation of a voltage regulator 3 and supplying a power supply voltage VT for test for a second logic circuit block 2, an overall LSI is initialized by a reset signal RST, then a register 4 is set by an input signal IO via a first logic circuit block 1, and the voltage regulator 3 is halted by a power-down signal PWD.例文帳に追加

電圧レギュレータ３の動作を停止してテスト用の電源電圧ＶＴを第２の論理回路ブロック２に供給する場合、リセット信号ＲＳＴでＬＳＩ全体を初期化した後、入力信号ＩＯにより第１の論理回路ブロック１を介してレジスタ４をセットし、パワーダウン信号ＰＷＤで電圧レギュレータ３を停止させる。 - 特許庁

The termination of the resistive center conductor signal cable 206 in the signal processing instrument is provided to the signal acquisition system, where the capacitive load of a device under test at higher frequencies is reduced by reducing the input capacitance of the probe tip circuit resulting in an increase in signal acquisition frequency bandwidth.例文帳に追加

信号処理装置内における抵抗性中心導体信号ケーブル２０６の終端が信号取込みシステムに提供されるが、これによれば、プローブ・チップ回路の入力キャパシタンスを減少させることで、信号取込み周波数の帯域幅が増加する結果となり、これよって、高周波数における被測定デバイスへのキャパシタンスの負荷が低減される。 - 特許庁

A test path generating part 19 generates path information showing a processing process to be executed by a BP execution system based on the input Web service specification information and the BP description information, and decides whether or not the generated path information is an executable path based on the Web service specification information and BP description information as the origin of generation.例文帳に追加

テストパス生成部１９は、入力されるＷｅｂサービス仕様情報及びＢＰ記述情報に基づいて、ＢＰ実行システムが実行する処理過程を示したパス情報を生成するとともに、生成したパス情報が実行できるパスであるか否かを、生成元のＷｅｂサービス仕様情報及びＢＰ記述情報に基づいて判定する。 - 特許庁

The semiconductor device is provided with a blocks 1-3 wherein sequential test input patterns are used to conduct logic verification, a signal wiring pattern to transmit signals which are used in the blocks 1-3 during the logic verification, and fixed potential wiring patterns 11a-11d which are formed surrounding the signal wiring pattern and are electrically connected to Vss.例文帳に追加

本発明の半導体装置は、一連のテスト入力パターンを用いてロジック検証が行われるブロック１〜３と、ロジック検証時にブロック１〜３で使用される信号を伝達するための信号配線パターンと、信号配線パターンを取り囲むように形成され、Ｖｓｓに電気的に接続された固定電位配線パターン１１ａ〜１１ｄを有する。 - 特許庁

An interactive stub device includes a means 2 for analyzing a telegram sent to the outside from the program to be tested and detecting the necessary data item in order to test the program which performs a process using data given from the outside, and a means 4 for embedding a value of input data corresponding to the detected data item in the telegram to be sent to the program to be tested.例文帳に追加

外部から与えられるデータを用いて処理を行うプログラムのテストのために、テスト対象プログラムから外部に送られる電文を解析して、必要とされるデータ項目を検出する手段２と、検出されたデータ項目に対応する入力データの値を、テスト対象プログラム側に送るべき電文に埋め込む手段４とを備える。 - 特許庁

To provide a method for generating input waves for a riding comfort simulator and a device for the same capable of generating, based on vehicle characteristics and a track state model and without being restricted by specific conditions like measured data, simulated vehicle rocking which is not sine-wave rocking but which may actually occur, and capable of being used for a vibration table test.例文帳に追加

車両特性と軌道状態のモデルを元に、実測データのように特定の条件に限定されることなく、しかし正弦波とは異なる実際に起こり得るような模擬車両動揺を発生させることができ、振動台試験に用いることができる乗り心地シミュレータ入力波生成方法及びその装置を提供する。 - 特許庁

The processor is configured to receive a sensor status signal from the at least one optical sensor via the first input port in response to a test pulse emitted by the light source, and transmit a hub status signal to the at least one controller via the first output port based at least in part on the sensor status signal.例文帳に追加

この処理装置は、光源が発射した試験パルスに応答したセンサステータス信号を、第１の入力ポートを経由して、前記少なくとも１つの光センサから受け取り、センサステータス信号に少なくとも部分に基づくハブステータス信号を、第１の出力ポートを経由して、前記少なくとも１つの制御装置に送信するように構成されている。 - 特許庁

When the RAM-BIST control circuit 101 is operated by a logical simulator 100 to check the RAM macro 102, an address, input data, chip enable and write enable generated by the RAM-BIST control circuit 101 are monitored by an RAM checking area verifying circuit 104, and the decision of an area to be checked is executed in every test sequence.例文帳に追加

論理シミュレータ１００によりＲＡＭ−ＢＩＳＴ制御回路１０１を動作させてＲＡＭマクロ１０２を検査する際に、ＲＡＭ−ＢＩＳＴ制御回路１０１が生成するアドレス、入力データ、チップイネーブル、ライトイネーブルをＲＡＭ検査領域検証回路１０４でモニタし、テストシーケンスごとに被検査領域の判定を行う。 - 特許庁

A high frequency signal switching circuit 17 at the inspection of reception switches connection to connect an input terminal of a gain variable high frequency amplifier 2 and an output terminal of a local oscillator VCO 1, and the local oscillator VCO 1 provided in advance to provide a local signal to mixer circuits 7, 8 is selected as a test signal source.例文帳に追加

受信の検査の時に、高周波信号切り替え回路１７はゲイン可変高周波アンプ２の入力端子と局部発振器ＶＣＯ１の出力端子とを接続するように接続の切り替えを行い、ミキサ回路７・８にローカル信号を与えるために予め設けられた局部発振器ＶＣＯ１を、テスト信号源として選択する。 - 特許庁

To realize a protection circuit that does not simultaneously input a set signal and a reset signal to a set-reset flip-flop circuit and to realize a pulse generating circuit that can simultaneously generate an ON signal and an OFF signal for a test in a semiconductor device that realizes a drive circuit for a power device where malfunction due to a dv/dt transient signal is prevented.例文帳に追加

ｄｖ／ｄｔ過渡信号による誤動作を防止したパワーデバイスの駆動回路を実現する半導体装置において、セットリセットフリップフロップ回路へのセット信号およびリセット信号を同時に入力させない保護回路と、試験用にオン信号とオフ信号とを同時に発生させることのできるパルス発生回路とを実現する。 - 特許庁

A coexistent semiconductor memory in which a memory circuit 1 and a logic circuit 2 are incorporated and having a common terminal 10 for inputting/outputting data and inputting an address in the memory circuit 1, is provided with a test control circuit 9 inputting address data inputted to an input pin 13 for the logic circuit 2 to an address storing register 6 of the memory circuit 1.例文帳に追加

メモリ回路１とロジック回路２を混載し、メモリ回路１にデータ入出力とアドレス入力のための共通端子１０を有する混載型半導体メモリにおいて、ロジック回路２への入力ピン１３に入力されたアドレスデータをメモリ回路１のアドレス格納レジスタ６に入力するテストコントロール回路９を備えた構成とした。 - 特許庁

Accordingly, during the test in a wafer state, even if clock terminal, address terminal, and command terminal are commonly connected among the plurality of semiconductor storage devices, since the clock signal can be received from the data input/output terminal DQ, a code for performing fine adjustment of the reference voltage in a pseudo-manner can be supplied by chips.例文帳に追加

これにより、ウェハ状態でのテスト時において、複数の半導体記憶装置間でクロック端子、アドレス端子及びコマンド端子がそれぞれ共通接続されていても、クロック信号をデータ入出力端子ＤＱから受け付けることができることから、基準電圧の微調整を擬似的に行うコードをチップごとに個別に供給することが可能となる。 - 特許庁

By reading the internal test pattern output result for each of outputting printers 14a-14c again from an image input part (scanner part) 11 of the copying machine 10, the copying machine 10 grasps the gray level characteristics of each printer and control is performed by an incorporated gray level control means to present the same gray level characteristics even in the output from any printer.例文帳に追加

複写機１０は、出力したプリンタ１４ａ〜１４ｃ毎の内部テストパタン出力結果を、再度複写機１０の画像入力部（スキャナ部）１１から読み込むことにより、各プリンタの濃度特性を把握し、内蔵する濃度調整手段によって、どのプリンタから出力しても同じ濃度特性を示すように調整を行う。 - 特許庁

A sample-hold type phase comparator is employed for the CDR IC and the phase comparator receives input VCO output waveform signals whose phases are shifted by 90-degrees with each other so as to calculate the jitter transmission band only through the measurements of the frequency and a DC voltage thereby adjusting the jitter transmission band at the DC test for the IC.例文帳に追加

ＣＤＲ ＩＣにサンプル＆ホールド形の位相比較器を用い、さらにジッタ伝達帯域調整時その位相比較器に互いに９０度ずれたＶＣＯ出力波形を入力できるようにしたことにより、周波数の測定と直流電圧の測定のみでジッタ伝達帯域を算出し、ＩＣのＤＣテスト時でのジッタ伝達帯域調整を可能とした。 - 特許庁

A key touch inspection device previously obtains a damping property indicating a change of pressing force with respect to speed of keying repetition, calculates the static click rate from the dynamic click rate obtained by a repetition test of a stroke displacement-load property of a shell structure, and inspects a click feeling of a key input device based on the corrected static click rate.例文帳に追加

キー感触検査装置に関し、打鍵繰返しの速度に対する押圧力の変化を示す減衰特性を予め求めておき，シェル構造体のストローク変位−荷重特性の繰り返し試験によって求めた動的なクリック率から静的なクリック率を算出し、補正した静的なクリック率に基づいてキー入力デバイスのクリック感を検査することを特徴とする装置。 - 特許庁

Data collection processed by a baseband processing part is carried out in real time and transmission and reception radio performance evaluation can be immediately performed in the field test mode of the digital modulation and demodulation system 100 mounted on the vehicle by providing an input-output interface part 105 with respect to a data collecting device 107 in a baseband processor 104 of the digital modulation and demodulation system 100.例文帳に追加

ディジタル変復調システム１００のベースバンド処理装置１０４内にデータ収集装置１０７に対する入出力インタフェース部１０５を設けることにより、ベースバンド処理部で処理されたデータ収集がリアルタイムに行われ、り、車両に搭載したディジタル変復調システム１００のフィールド試験時において、即座に送受信無線性能評価が可能になった。 - 特許庁

To test the connection of the pads of the input-output terminals of LSIs 11 and 12 with external terminals extended outward from a single package in a composite semiconductor device constituted by providing the LSIs 11 and 12 in the package like the so called stacked package, multichip module, etc., without providing any special additional circuit nor increasing the number of the external terminals.例文帳に追加

いわゆるスタックドパッケージやマルチチップモジュール等のように単一のパッケージ内に複数のＬＳＩ１１，１２が設けられて構成される複合半導体装置において、各ＬＳＩ１１，１２の入出力端子のパッドと、パッケージ外へ延びる対応する外部端子との接続試験を、特別の付加回路を設けることなく、また外部端子数の増加を招くことなく行う。 - 特許庁

In this image recorder 100, when the observation direction is matched with a measurement direction of an optical density of a gradation test pattern in an optical density measurement means 15, an input image signal is converted to an output drive level by using an LUT formed based on the measured result of the optical density and the image is recorded by using the output drive level.例文帳に追加

本発明に係る画像記録装置１００によれば、記録する画像の観察方向が光学濃度測定手段１５における階調テストパターンの光学濃度の測定方向と一致している場合、この光学濃度の測定結果に基づいて作成されたＬＵＴを用いて入力画像信号を出力駆動レベルに変換し、この出力駆動レベルを用いて画像を記録する。 - 特許庁

When an externally input first test signal ST1 becomes active, the operation of an operational amplifier circuit A2 is halted, causing the output end of the operational amplifier circuit A2 becoming to a high level and a PMOS transistor M7 turning to OFF, and the operation of a second overcurrent protection circuit 4 is halted so as not to affect the gate voltage of an output voltage control transistor M1 at all.例文帳に追加

外部から入力された第１テスト信号ＳＴ１がアクティブになると演算増幅回路Ａ２の動作を停止させ、演算増幅回路Ａ２の出力端がハイレベルになってＰＭＯＳトランジスタＭ７はオフし、第２過電流保護回路４は、出力電圧制御トランジスタＭ１のゲート電圧に対してまったく影響を与えなくなるように、動作を停止するようにした。 - 特許庁

If the low level indicating the normal operation is inputted to the TESTMODE terminal of the test circuit 23 the clock supply circuit 50 imparts the high level to the CLK input terminal so as to close the transfer gate of the master part of DFF circuit 31-3n, to inhibit the output signal of the output terminal D0-D31 of the periphery circuit 21 from supplying into the master part.例文帳に追加

テスト回路２３のＴＥＳＴＭＯＤＥ端子に、通常動作時であることを示すローレベルが入力されると、クロック供給回路５０は、ＤＦＦ回路３１〜３ｎのマスタ部のトランスファゲートを閉じるようにハイレベルをＣＬＫ入力端子に与え、周辺回路２１の出力端子Ｄ０〜Ｄ３１の出力信号がマスタ部の内部へ供給されないようにする。 - 特許庁

The control means 2 has an aromatic selection part 2a instructing the aroma generation means 3 about the selection of the aromatics, an aroma generation method or the like on the basis of the aroma generating time setting data, individual data (the data of birth, a schedule, a reply of a physicological test or the like), weather data and other various set data inputted from the input means 4.例文帳に追加

上記制御手段２は、上記入力手段４から入力される芳香発生の時間設定情報、個人情報（生年月日，スケジュール，心理テストの回答等）、気候情報その他の種々の設定情報に基づき、芳香材の選択及び芳香の発生方法等を上記芳香発生手段３に指示する芳香材選択部２ａを有するものとした。 - 特許庁

An input/output buffer 80 of the synchronous semiconductor memory device 100 receives a test mode signal from a control circuit 410, takes in data from a terminal 421 synchronizing with a clock signal CLK, writes it in a memory array 60, and outputs read-out data from the memory array 60 to the terminal 421 synchronizing with an internal data strobe signal from a DQS signal generating circuit 70.例文帳に追加

同期型半導体記憶装置１００の入出力バッファ８０は、コントロール回路４１０からのテストモード信号を受けてクロック信号ＣＬＫに同期して端子４２１からデータを取込み、メモリアレイ６０に書込むとともに、メモリアレイ６０からの読出データをＤＱＳ信号発生回路７０からの内部データストローブ信号に同期して端子４２１へ出力する。 - 特許庁

The semiconductor memory element is provided with a DFM register 16 for temporarily storing pin setting information on input/output pins of the element, and a test control circuit 15 for controlling the DFM register 16 so that the pin setting information is stored therein by the setting from the outside and the stored pin setting information is read out from the DFM register 16 by the setting from the outside.例文帳に追加

素子の入出力ピンのピン設定情報を一時記憶するＤＦＭレジスタ１６と、外部からの設定によりこのＤＦＭレジスタ１６へピン設定情報の記憶を実行させ、外部からの設定によりこのＤＦＭレジスタ１６から記憶されているピン設定情報の読出しを実行させるテスト制御回路１５とを設けたことを特徴とする。 - 特許庁

A command decoder 2 synchronizes with an external clock signal CLK when the test mode is set in the semiconductor memory, and sequentially generates an internal control signal that is similar to that when a plurality of commands are inputted in a normal mode at predetermined timing in response to a prescribed external control signal (command) inputted from a control input terminal (/RAS, /CAS, /WE, and /CS).例文帳に追加

コマンドデコーダ２は、半導体記憶装置にテストモードが設定されると、外部クロック信号ＣＬＫに同期して、制御入力端子（／ＲＡＳ、／ＣＡＳ、／ＷＥ、及び、／ＣＳ）から入力される所定の外部制御信号（コマンド）に応答して、通常モード動作時に複数のコマンドが入力されたときと同様な内部制御信号を、所定のタイミングで順次に生成する。 - 特許庁

When generating the limit cycle, a low-pass filter is inserted before the relay element to deter influence of disturbance, a limit cycle test is performed to a plurality of low-pass filters having different characteristics, and the dynamic characteristics of the control target are estimated by use of a fundamental wave component of the input/output signal of the controlled object at that time to allow the high-accuracy estimation.例文帳に追加

リミットサイクルを発生させる際に、リレー要素の前にローパスフィルタを挿入することにより外乱の影響を抑止するとともに、特性の異なる複数のローパスフィルタに対してそれぞれリミットサイクルテストを行い、それらの際における制御対象の入出力信号の基本波成分を用いて制御対象の動特性を推定することにより、精度の良い推定を可能にする。 - 特許庁

A phase offset between two inputs of the synchronization circuit 8 is detected by using a test data signal TDATA, and a control circuit 9 controls an operation of at least one of the phase comparator 3, a driving circuit 4, an oscillation circuit 6, and the synchronization circuit 8 according to the phase offset, thereby a sufficient setup time and a hold time are secured at an input of the synchronization circuit 8.例文帳に追加

テストデータ信号ＴＤＡＴＡを用いて同期化回路８の２入力間の位相オフセットを検出し、当該位相オフセットに応じて位相比較器３と、駆動回路４と、発振回路６と、同期化回路８とのうち少なくとも１つの動作を制御回路９が制御することにより、同期化回路８の入力において十分なセットアップ時間及びホールド時間を確保する。 - 特許庁

The output buffer 3 is formed by using a P channel transistor 1 as a transistor which inputs an input signal at its gate electrode and the source potential of an N channel transistor forming a NAND gate 8 as a precedent-stage driver is switched by a switch circuit 11 to make the level of the signal inputted to the gate electrode of the P channel transistor lower in a test than in normal use.例文帳に追加

出力バッファ３を、入力信号がそのゲート電極に入力されるトランジスタにＰチャネルトランジスタ１を用いて形成し、前段ドライバとしてのＮＡＮＤゲート８を形成しているＮチャネルトランジスタのソース電位を、スイッチ回路１１で切り替えることにより、上記Ｐチャネルトランジスタのゲート電極に入力される信号のレベルを、テスト時には通常使用時よりも低いレベルとするようにしたものである。 - 特許庁

To overcome the problem such that an applicant needs to visit a post office and follow a procedure to send a received application form by registered mail and needs to pay in cash for the examination fee at the window of the post office with a postal transfer form and a specified test institution needs to input the contents of the posted application form as a database on its server after confirming the contents.例文帳に追加

国家試験申請は、取り寄せた申請用紙を郵便書留にて送付するため、郵便局に出向き手続きを行わなければならず、郵便振り込み用紙を郵便局の窓口にて、支払いを済ませるため、受験料の支払いは現金で支払わなくてはならず、指定試験機関は郵送で送られた申請用紙の内容を確認し上で、指定試験機関のサ−バにデ−タベ−スとして入力しなくてならない。 - 特許庁

Then, by inputting an instruction to execute a sale operation test without selling material corresponding to every beverage of the cup type vending machine by an inputting device (110), the control device instructs a sale controlling device so that a cup holding device moves on a movement path specified for every beverage in accordance with the instruction inputted by the input device, thereby controls the moving device (112-116).例文帳に追加

そして、入力装置によって、カップ式自動販売機の飲料毎に応じた原料販売を行なわない販売動作テストを実行する指示を入力することにより（１１０）、入力装置に入力された指示に基づいてカップ保持装置が飲料毎に定められた移動経路を移動するように制御装置が販売制御装置に指示することにより移動装置を制御する（１１２〜１１６）。 - 特許庁

In this semiconductor testing device constituted so that input terminals of the plurality of DUTs are connected in parallel, and that a test signal is applied thereto simultaneously, the plurality of DUTs are mounted on a common DUT interface board, and a wiring pattern distributed in the branched state to the plurality of DUTs is branched at one branch point, and formed so that each length from the branch point to each DUT point is set to be equal.例文帳に追加

複数のＤＵＴの入力端子を並列接続して試験信号を同時に印加するように構成された半導体試験装置において、 前記複数のＤＵＴは共通のＤＵＴインタフェースボードに実装され、前記複数のＤＵＴに分岐配線する配線パターンは１箇所の分岐点で分岐され、この分岐点から各ＤＵＴ点までが等しい長さになるように形成されていることを特徴とするもの。 - 特許庁

This device, which performs simulation by using description information by the HDL and the like representing a predetermined circuit, constructs description information 31 by integrating information 311 showing the verification objective circuit and information 312 showing a test vector circuit, which is connected to the verification objective circuit shown by the information 311 to input/output verification information automatically generated in its own circuit from/to the verification objective circuit, together.例文帳に追加

所定の回路を表すＨＤＬ等による記述情報を用いてシミュレーションを行う装置であって、検証対象の回路を表す情報３１１と、この情報３１１によって表される検証対象の回路に対して接続され、検証対象回路との間で、自回路内で自動的に生成した検証用情報の入力又は出力を行うテストベクタ回路を表す情報３１２とを一体として記述情報３１を構成する。 - 特許庁

The semiconductor device with the plurality of semiconductor storage devices mounted thereon for using test input data for inspection having a bit length of the divided data bit width, and the inspecting method thereof are constituted so that memory selection signals can be enabled for the all of the semiconductor storage devices or the arbitrary plurality of semiconductor storage devices, to write the plurality of semiconductor storage device simultaneously by one write operation.例文帳に追加

複数の半導体記憶装置を搭載し、データビット幅を分割したビット長のテスト入力データを用いて検査を行う半導体装置およびその検査方法であって、メモリ選択信号を全ての半導体記憶装置あるいは任意の複数の半導体記憶装置に対してイネーブルにすることが可能な構成にし、１度の書き込み動作で、同時に複数の半導体記憶装置に書き込みを可能とするものである。 - 特許庁