「test input」に関連した英語例文の一覧と使い方(17ページ目) - Weblio英語例文検索

To detect short circuiting between bundled terminal groups or multiple troubles therebetween, even when those exist, and to allow a stable test even when input output terminals are bundled.例文帳に追加

束ねる端子群の端子間の短絡又は多重故障がある場合であっても、これらを検出し、入出力端子を束ねても安定したテストを行なう。 - 特許庁

To attain a semiconductor test device capable of enhancing resolution of jitter analysis and flexibly corresponding to set a threshold value to determine L/H of an input signal.例文帳に追加

ジッタ解析分解能を高めるとともに、入力信号のＬ／Ｈを判定するための閾値設定に柔軟に対応できる半導体試験装置を実現すること。 - 特許庁

The selectors 12a and 22a output either of the signals given to the input terminals A and B from the output terminal O, based on a test mode signal TMS.例文帳に追加

セレクタ１２ａ，２２ａはテストモード信号ＴＭＳに基づいて、それぞれの入力端Ａ，Ｂに与えられた信号の内のいずれか一方を出力端Ｏから出力する。 - 特許庁

Since the lower resistive metal resistor 26 is not connected to the input side of the comparator 27, the threshold voltage of the comparator 27 can be measured with high accuracy in a wafer test.例文帳に追加

コンパレータ２７の入力側に低抵抗のメタル対抗２６が接続されないので、コンパレータ２７のスレッシュ電圧をウエハテストで精度よく測定することができる。 - 特許庁

When a test generator comprising a computer is initialized (410), a diagram composed of higher-level semantic notations of a statechart notation and a data-flow notation is input (420).例文帳に追加

計算機からなる検査生成装置が初期化され（４１０）ると、ステートチャート表記及びデータ・フロー表記の上位セマンティック表記のからなる線図が入力される（４２０）。 - 特許庁

To dispense with a control signal inputted from outside and a terminal used exclusively for the input, since an operation for a burn-in test is switched over to the operation which is based on external clock.例文帳に追加

バーンイン試験の動作を外部クロックに基づく動作切り替えるために、外部から入力される制御信号やその入力のための専用の端子を必要としない。 - 特許庁

A determining circuit determines whether or not a crack is generates in the solder junction of the bump lands 54 at the four corners to cause a failure in soldering on the basis of the input test signal.例文帳に追加

入力した検査信号に基づき、四隅のバンプランド５４の半田接合にクラック等が発生し半田付け不良となっている否かを判断回路が判断する。 - 特許庁

An input clock CI is divided by a dividing means 101 to generate a divided clock Cn used for an actual operation and a testing clock TC used for the test.例文帳に追加

入力クロックＣＩを分周手段１０１により分周して実動作に用いる分周クロックＣｎと試験時に用いる試験用クロックＴＣを生成する。 - 特許庁

This circuit is composed of an inspection pulse generating circuit 10 for inputting a test signal and outputting an oscillation signal, and data selector circuits 31-35 for blocking inputs of a data input signal of an external input signal, a scanning mode control signal, a scan input signal and a scan clock signal by the test signal to output a CLK signal of the oscillation signal and an ROUT signal to a campus circuit 20.例文帳に追加

テスト信号を入力して発振信号を出力する検査用パルス発生回路１０と、テスト信号によって、外部入力信号であるデータ入力信号，スキャンモードコントロール信号，スキャン入力信号及びスキャンクロック信号の入力を遮断し、代わりに発振信号であるＣＬＫ信号およびＲＯＵＴ信号をスキャンパス回路２０に出力するデータセレクタ回路３１〜３５とで構成する。 - 特許庁

Moreover, the modular test system includes presenting of the datalog framework supporting extension of user-defined datalog format, presenting of a support class supporting user-initiated datalog event, receiving of the datalog event requiring to communicate input test information from a source to a destination, constituting of output test information based on the destination, the datalog framework, and the support class, and transferring of output test information to the destination.例文帳に追加

ユーザ定義データログフォーマットの拡張をサポートするデータログフレームワークを提供すること、ユーザ開始データログイベントをサポートするサポートクラスを提供すること、ソースから宛先に入力試験情報を通信するように要求するデータログイベントを受け取ること、宛先、データログフレームワーク及びサポートクラスに基づいて出力試験情報を構成すること、及び出力試験情報を宛先に転送することをさらに含む。 - 特許庁

Whether an extraction scheduled day determined through an input means comes or not is determined by the test data backup server 4, the transmission of the test data of the extraction scheduled day is requested to the data management server 2 when the extraction scheduled day of the test data comes, and the test data transmitted from the data management data 2 is stored at least in the removable storage medium of the auxiliary storage device 4c.例文帳に追加

試験データバックアップサーバ４によって入力手段を介して設定された試験データの抽出予定日が到来したか否かを判定し、試験データの抽出予定日が到来した場合にその抽出予定日の試験データの送出をデータ管理サーバ２に対して要求し、データ管理サーバ２から送出された試験データを少なくとも補助記憶装置４ｃのリムーバブルな記憶メディアに保存する。 - 特許庁

When this voltage reduction detection circuit 6 is tested, a test signal is inputted into a test signal input terminal 8, a test signal T1 for Hi and a test signal T2 for Low are inputted into the measurement result output circuit 11, and the signals L1, L2 are logically computed in the measurement result output circuit 11 and are outputted from the monitor terminal 9 in time series.例文帳に追加

このような半導体集積回路装置１の減電圧検出回路６をテストするとき、テスト信号がテスト信号入力端子８に入力されて、Ｈｉのテスト信号Ｔ１及びＬｏｗのテスト信号Ｔ２が測定結果出力回路１１に入力され、信号Ｌ１，Ｌ２が測定結果出力回路１１で論理演算されて時系列的にモニター端子９より出力される。 - 特許庁

This integrated circuit includes a test data input terminal TDI, a test data output terminal TDO, and a boundary scanning route 608-612, and the boundary scanning route includes a mixture of an exclusive boundary scanning cell C and a common boundary scanning cell D connected in series, and the boundary scanning route has an input and an output.例文帳に追加

集積回路は、テストデータ入力端子（ＴＤＩ）及びテストデータ出力端子（ＴＤＯ）と、境界走査径路（６０８−６１２）とを含み、この境界走査径路は、直列に接続された専用境界走査セル（Ｃ）と共用境界走査セル（Ｄ）との混合を含み、また境界走査径路は入力と出力を持っている。 - 特許庁

This test program development device is provided with: the input sheet 1 of a spreadsheet format inputted with the test condition in cell units; a display part 90 wherein a text editor screen 3 displaying the source file is displayed on the same screen; and an event monitoring part 30 reflecting editing contents of one in the other between the input sheet and the text editor screen.例文帳に追加

セル単位でテスト条件が入力される表計算様式の入力シート１と、ソースファイルを表示するテキストエディタ画面３が同一画面上に表示される表示部９０と、これら入力シートとテキストエディタ画面の相互間で一方の編集内容を他方に反映させるイベント監視部３０、を設けたことを特徴とするもの。 - 特許庁

A fault detection rate calculation part 7 computes data indicating fault detectability in each combined circuit block with the input values input and determines external detectability of fault points included in the fault detectability data to calculate a fault detection rate 5 of a test pattern 3 for the test object logic circuit 2.例文帳に追加

故障検出率算出部７では、その入力値が入力される各組合せ回路ブロックにおける故障検出性を示すデータを求め、その故障検出性データに含まれる故障個所についての外部検出可能性を判断することにより、テスト対象論理回路２に対するテストパターン３の故障検出率５を算出する。 - 特許庁

The contact input/output control device 1 includes a digital output test switch 15 and is configured so that a digital output is kept on for a predetermined period of time when the test switch 15 is operated, so that it is possible to check the connected state and the operation of devices 6, 7, 8 to be controlled that are connected to the contact input/output control device 1.例文帳に追加

接点入出力制御装置１にデジタル出力テストスイッチ１５が備えられ、該テストスイッチ１５を操作することにより、デジタル出力が所定の時間オンとなるように構成されて、接点入出力制御装置１に接続された制御対象機器６，７，８の接続状態や動作の確認を行うことができるようになされている。 - 特許庁

The receiving circuit detects the minute current signal by an input circuit 81 and outputs a voltage signal having its logical value from an output circuit 83, and has a test circuit 84 having a smaller amplification gain than the output circuit and a test control circuit 86 which controls its output operation so as to measure the threshold current of the input circuit.例文帳に追加

受信回路は、入力回路（８１）で微小電流信号を検出し、その論理値の電圧信号を出力回路（８３）から出力するが、入力回路の閾値電流計測のために、出力回路よりも小さな増幅利得を持つテスト出力回路（８４）とその出力動作を制御するテスト制御回路（８６）とを有する。 - 特許庁

When testing the A-D conversion circuit 3, an input pulse Pin is inputted to a delay unit DU(1) on a first stage and operated in a test mode during which a sampling term TS is shorter than a real mode (actual use), so that the ring delay circuit 30 is tested and separately, the test clock CKT is inputted and operated to test the counter 36.例文帳に追加

このＡ／Ｄ変換回路３の試験を行う時には、初段の遅延ユニットＤＵ（１）に入力パルスＰｉｎを入力し、サンプリング周期ＴＳが実モード（実使用）時より短いテストモードで動作させることで、リング遅延回路３０の試験を行い、これとは別に、テストクロックＣＫＴを入力して動作させることで、カウンタ３６の試験を行う。 - 特許庁

To provide a circuit and a method for testing a semiconductor integrated circuit, which can easily test a limitation of an operation cycle, i.e., a delay characteristic of the semiconductor integrated circuit device at an arbitrary cycle in a function test pattern of the semiconductor integrated circuit, by using the function test pattern and a relatively slow clock signal input from the outside.例文帳に追加

半導体集積回路の機能試験パタンと、外部からの比較的遅いクロック信号とを用いて、機能試験パタンの任意のサイクルでの動作周期の限界、つまり本半導体集積回路装置の遅延性能を容易に試験することができる半導体集積回路の試験回路およびその試験方法を提供する。 - 特許庁

To solve a problem that if following diagnoses are not carried out by using a data acquisition device with an appropriate procedure having an appropriate diagnostic instance UID, a different test is generated in an input device and combining a new verified artifact with the appropriate test will not be implemented.例文帳に追加

後続する診察が適切な検査インスタンスUIDを持つ適切な要求プロシージャを備えた取得装置を用いて行われない場合、異なる検査は前記入力装置に生成され、新しい照合されたアーチファクトが適切な検査と組み合わされることはない。 - 特許庁

The test method of a program is provided to execute prescribed processing according to the data of input items on a display screen, and to generate a source code as a skeleton of software for outputting the result, and to execute the test of a program prepared from the generated source code.例文帳に追加

プログラムのテスト方法は、表示画面上の入力項目のデータに応じて所定の処理を実行しその結果を出力するためのソフトウェアのスケルトンとなるソースコードを生成し、生成されたソースコードから作成されたプログラムのテストを実行する。 - 特許庁

In this measuring method, status of master clock signal MCK is maintained by FF38 at rising time of test clock signal TCK, then AND of this FF38 output signal and inversion signal of the test clock signal TCK is taken to be input into clock terminal of a counter 34.例文帳に追加

テストクロック信号ＴＣＫの立ち上がり時点において、マスタクロック信号ＭＣＫの状態をＦＦ３８で保持し、このＦＦ３８の出力信号とテストクロック信号ＴＣＫを反転した信号のＡＮＤを取ってカウンタ３４のクロック端子に入力する。 - 特許庁

The validity determining section includes a first check value setting circuit 20a for outputting the check result of validity in the serial input direction of the serial test pattern; and a second check value installation circuit 20b for outputting the check value of validity, in the direction of the time of the serial test pattern.例文帳に追加

妥当性判断部は、シリアルテストパターンのシリアル入力方向の妥当性のチェック結果を出力する第１のチェック値設定回路（２０ａ）と、シリアルテストパターンの時間方向の妥当性のチェック結果を出力する第２のチェック値設置回路（２０ｂ）とを含む。 - 特許庁

The test device 1 also has a feedback loop where a signal of a node N21 on the output side of the multiplexer MUX2 is inputted into a determination circuit section 7 of the test circuit 5, and is inputted to one of the input sides of the multiplexer MUX2 via the determination circuit section 7.例文帳に追加

また、マルチプレクサＭＵＸ２の出力側のノードＮ２１の信号が試験回路５の判定回路部７に入力され、その信号が判定回路部７を介してマルチプレクサＭＵＸ２の入力側の一方に入力される帰還ループが形成されている。 - 特許庁

Also, when a test PIN is input, the PC 5 transmits the test PIN to an IC card 3 (S15), and the IC card 3 performs authentication of a PIN44 (S16) and transmits a user identification number 42 and authentication data (response) to the server 6 via the PC 5 (S18 and S19).例文帳に追加

また、試行ＰＩＮが入力されると、ＰＣ５が試行ＰＩＮをＩＣカード３に送信し（Ｓ１５）、ＩＣカード３が、ＰＩＮ４４の認証を行い（Ｓ１６）、ＰＣ５を介してユーザ識別番号４２及び認証データ（レスポンス）をサーバ６に送信する（Ｓ１８、Ｓ１９）。 - 特許庁

Also, the CPU 11 creates concrete quality test result table image data having a display column for displaying the extracted placement information, and an input column for inputting the quality test result by an inputting device 14 as a result table image data creation means.例文帳に追加

また、ＣＰＵ１１は、結果表画像データ作成手段として、抽出された打設情報を表示する表示欄と、品質試験結果を入力装置１４により入力可能な入力欄と、を備えるコンクリート品質試験結果表画像データを作成する。 - 特許庁

A scan chain circuit 1 temporarily holds data output and input to a combination logic circuit 2 during normal operation, and serially transfers a test pattern signal SCANIn by making a plurality of flip-flops F/F function as a shift register during execution of the scan test.例文帳に追加

スキャンチェーン回路１は、通常動作時には、組み合わせ論理回路２に入出力されるデータを一時保持する一方、スキャンテスト実行時には、複数個のフリップフロップＦ／Ｆをシフトレジスタとして機能させテストパターン信号ＳＣＡＮＩｎをシリアル転送する。 - 特許庁

Even when the receiving circuit is mounted on a tester board and placed in operation, no large current flows to the input circuit from the test output circuit, the receiving circuit does not oscillate to improve the test precision, and the minute current signal recognition variation of the optical interconnecting devices is reduced.例文帳に追加

テスタボードに受信回路を搭載して動作させても、テスト出力回路から大きな電流が入力回路に回り込まず、受信回路は発振せずテスト精度が高くなり、光インタコネクト装置の微小電流信号認識ばらつきが少なくなる。 - 特許庁

The driving operation assistance device for the vehicle generates a test pattern from a side support of a seat back part of a driver's seat when a main switch is turned on and presumes the physique of the driver on the basis of a side support angle and a motor input current during generation of the test pattern.例文帳に追加

車両用運転操作補助装置は、メインスイッチがオンされると運転席シートのシートバック部のサイドサポートからテストパターンを発生し、テストパターン発生中のサイドサポート角度およびモータ入力電流とに基づいて、運転者の体格を推定する。 - 特許庁

When the interpreter 42B is started after the initialization of a hardware 32, an operator inputs, for example, a test program for inspecting the peripheral devices 44 from the input/output terminal 34, stores in a test program storage area 43A, instructs the execution thereof, and outputs the results.例文帳に追加

ハードウェア３２の初期化後にインタプリタ４２Ｂが起動されると、オペレータは入出力端末３４からたとえば周辺デバイス４４の検査のためのテストプログラムを入力してテストプログラム格納領域４３Ａに格納してその実行を指示し、結果を出力させる。 - 特許庁

A clock CLK is applied to flip-flops 5a, 5b as resistor circuits into which output data from a test circuit 4 are input together with a circuit block 3, and an output signal changing synchronously with the clock CLK is inputted into a buffer circuit 6 as a test object circuit.例文帳に追加

回路ブロック３と共に、テスト回路４の出力データが入力されるレジスタ回路としてのフリップフロップ５ａ、５ｂには、クロックＣＬＫが印加され、クロックＣＬＫに同期して変化する出力信号は、テスト対象回路としてのバッファ回路６に入力される。 - 特許庁

At the time of verifying a low speed operation logic circuit, a low speed test pattern is inputted as the input data 6 for setting register and a test pattern outputted from the speed converting section 1 of the low speed operation logic circuit is selected at a selector section 2 and delivered to the poststage circuit.例文帳に追加

低速動作論理回路検証時には、レジスタ設定用入力データ（６）として低速テストパターンを入力し低速動作論理回路の速度変換部（１）から出力されたテストパターンを、セレクタ部（２）にて選択し後段の回路へ出力する。 - 特許庁

A test method comprises writing a first data signal which is an input data signal representing a first logical level in each of memory banks in series, and simultaneously writing a second data signal which is an input data signal representing a second logical level in each of the memory banks.例文帳に追加

テスト方法は、第１の論理レベルを示す入力データ信号である第１データ信号を各メモリバンクに順番に書き込み、第２の論理レベルを示す入力データ信号である第２データ信号を各メモリバンクに同時に書き込む。 - 特許庁

The mounting substrate has connecting wiring (50) connecting a data input-output terminal (10c) for the first semiconductor device (3) and the data input-output terminal (11d) for the second semiconductor device (4), and has branch wiring (51) to a test terminal (12t) from an intermediate section.例文帳に追加

実装基板に第１の半導体デバイス（３）のデータ入出力端子（１０ｃ）と第２の半導体デバイス（４）のデータ入出力端子（１１ｄ）と接続する接続配線（５０）を有し、途中からテスト端子（１２ｔ）に至る分岐配線（５１）を有する。 - 特許庁

Further when the mode switch signal Magnetic optical disk(MOD) shows test operation, transmission gates 31-3n of a switching section 2 come in continuity while transmission gates 41-4n in non-continuity, allowing outputs of the input buffers 21-2n to be input into output buffers 71-7n.例文帳に追加

また、モード切替信号ＭＯＤがテスト動作を示す場合、切替部２のトランスミッションゲート３１〜３ｎは非導通、トランスミッションゲート４１〜４ｎは導通となり、入力バッファ２１〜２ｎの出力が出力バッファ７１〜７ｎに入力される。 - 特許庁

To provide a semiconductor integrated circuit capable of controlling the electric connection of pull-down/pull-up elements connected to an input terminal or a bidirectional terminal used for input/output of a signal in each of a test mode and a normal operation mode.例文帳に追加

テストモード及び通常動作モードのそれぞれにおいて、入力端子、又は、信号の入出力に用いられる双方向端子に接続されるプルダウン／プルアップ素子の電気的接続を制御することが可能な半導体集積回路を提供する。 - 特許庁

The delay amounts of each of combination circuits 13, 14 are measured by setting a second input terminal 19B of a selector switch 19 to selection state, a first input terminal 20A of a selector switch 20 to selection state, and by transitioning the phase of a test clock TCK.例文帳に追加

切替スイッチ１９は第２入力端子１９Ｂを選択状態、切替スイッチ２０は第１入力端子２０Ａを選択状態とし、テストクロックＴＣＫの位相を遷移させて、組合せ回路１３、１４のそれぞれの遅延量を測定する。 - 特許庁

When respective demodulated reception data (a) to (c) are input from a device 6 under test, comparators 8a to 8c compare the respective reception data (a) to (c) with the transmission data (a) to (c) according to a synchronizing signal which is input from a pseudo-random number bit sequence synchronization part 7.例文帳に追加

また、比較器８ａ〜ｃは、被測定デバイス６から復調された各受信データａ〜ｃが入力されると、擬似乱数ビット列同期部７から入力される同期信号に従って、各受信データａ〜ｃを送信データａ〜ｃと比較する。 - 特許庁

A test circuit is connected with both the input and the memory, detects which one of two or more cables will be connected to the input, and then inspects the battery as one function of the plurality of calibration values associated with one detected cable among those two or more cables.例文帳に追加

検査回路は、入力およびメモリに連結されており、複数のケーブルのどの１つが入力に連結されるかを検出し、複数のケーブルの検出された１つに対応する複数の較正値の１つの関数としてバッテリを検査する。 - 特許庁

An input signal generating circuit 23 for the test is provided further to set optionally an L level and an H level when testing an LSI, and a signal therein and the output signal S1 are switched by the third selector 19 to be connected to an input of the first boundary scan register.例文帳に追加

ＬＳＩテスト時に任意にＬとＨを設定できるテスト用入力信号生成回路２３を更に備え、その信号と出力信号Ｓ１を第３のセレクタ１９により切り替えて、第１のバウンダリスキャンレジスタの入力に接続する。 - 特許庁

This method is composed of a material investigation result data input process, a site reconnaissance result data input process, an intrusion test result data input process, a foundation selecting process, a ground bearing power degree determining process, a consolidation settlement determining process, and an uneven settlement determining process, and determines the foundation on whether or not ground reinforcement is required.例文帳に追加

資料調査結果データ入力工程と、現地踏査結果データ入力工程と、貫入試験結果データ入力工程と、基礎選定工程と、地盤支持力度判定工程と、圧密沈下判定工程と、不同沈下判定工程と、からなり、地盤補強が必要か否かの基礎判定を行うようにした。 - 特許庁

The input data holding portions 22-0 to 22-k and the output data holding portions 41-0 to 41-k are connected in series alternately with the input data holding portion 22-0 arranged at the top, and a value held by one of the plurality of output data holding portions is transmitted to an input data holding portion in its subsequent stage as a scan test value.例文帳に追加

入力データ保持部２２−０〜２２−ｋと、出力データ保持部４１−０〜４１−ｋとは、入力データ保持部２２−０を先端として交互に直列に接続され、複数の出力データ保持部の一つが保持する値は、スキャンテスト値として後段の入力データ保持部へ伝送される。 - 特許庁

Expected values are stored in a data input latch 2 serving both as the data input latch of a memory used for usual operation and the data input latch of expected values of a test circuit, read data of the memory are stored in a data output latch 3 serving as both the output latch of the memory used for usual operation and the compared data latch.例文帳に追加

通常動作に使うメモリのデータ入力ラッチとテスト回路の期待値のデータ入力ラッチを兼用するデータ入力ラッチ２に期待値を記憶し、通常動作に使うメモリの出力ラッチとテスト回路の被比較データラッチを兼用するデータ出力ラッチ３にメモリのリードデータを記憶する。 - 特許庁

An analog input signal S26Ai from a simulation analog signal generator and a reference analog signal S26Si are compared, the reference analog signal S26Si and the analog input signal S26Ai are arithmetically processed or a function is provided on the basis of an arithmetic process result, and an input output characteristic test is carried out on the basis of data acquired by the process.例文帳に追加

模擬アナログ信号発生装置からのアナログ入力信号Ｓ２６Ａｉと基準アナログ信号Ｓ２６Ｓｉとを比較し、基準アナログ信号Ｓ２６Ｓｉとアナログ入力信号Ｓ２６Ａｉとを演算処理し、または演算処理結果を関数化し、この処理によって得られたデータを基に入出力特性試験を行う。 - 特許庁

A write register 23 which holds test data corresponding to each data input terminal, and a selector 24 which selects, according to each register write command inputted twice from outside, contracted data inputted to the data input terminals in common and supplies to the write register 23 at each corresponding data input terminal are provided.例文帳に追加

データ入力端子各々に対応するテストデータを保持するライトレジスタ２３と、外部から２回入力されるレジスタライトコマンド各々に応じて、データ入力端子へ共通に入力される縮約データを選択し、ライトレジスタ２３へ、対応するデータ入力端子毎に供給するセレクタ２４を備える。 - 特許庁