「test input」に関連した英語例文の一覧と使い方(21ページ目) - Weblio英語例文検索

When a preset clock pulse number is achieved, an output 12 of the control circuit 9 changes for switching the selector 10 to connect the test mode setting input pin 4 to a connecting signal 14 for a circuit used for other use.例文帳に追加

設定したクロックパルス数になると、制御回路９の出力１２が変化し、セレクタ１０を切り替え、テストモード設定用入力ピン４がその他の用途に使用する回路への接続信号１４に接続される。 - 特許庁

After the metal fuse 12 is blown, the diode 20 regulates the current flow, and the potential at the input of the inverter gate 18 is made to hold at H-level, no matter what the test fuse terminal 14 level may be.例文帳に追加

メタルヒューズ１２の切断後には、ダイオード２０によって電流の通電が規制されるので、テストヒューズ端子１４がどのようなレベルであってもインバータゲート１８の入力端子側の電位がＨレベルに維持される。 - 特許庁

To enable switching an operating mode with making pin number of an IC minimum after that setting data for an IC operating mode such as a test mode can be input to the IC without a dedicated mode switching port (terminal) placed in the IC.例文帳に追加

テストモード等のＩＣ動作モードの設定データを、ＩＣにモード切替え専用ポート（端子）を設けずにＩＣへ入力できるようにして、ＩＣのピン数を最少にしながらその動作モードを切替え可能にする。 - 特許庁

By a processing reception unit 22 and a report display unit 31a, information obtained by performing image processing to a DICOM image object belonging to an identified test is applied to a designated input field in the medical report.例文帳に追加

処理受付部２２、レポート表示部３１ａにより、特定した検査に属するＤＩＣＯＭ画像オブジェクトに対して画像処理を行って得た情報を医用レポートの指定された入力欄に適用する。 - 特許庁

A third FF circuit 13 outputs third hold data Dm3 of an LL level or H level from its output terminal Q, in accordance with a test pattern input from the scan-in terminal S1 of a first FF circuit 11.例文帳に追加

第３ＦＦ回路１３は、第１ＦＦ回路１１のスキャンイン端子ＳＩから入力されるテストパターンに応じて、Ｌレベル又はＨレベルの第３保持データＤｍ３を出力端子Ｑから出力する。 - 特許庁

An extracting part 3 extracts a sub net list showing a cycle circuit included in the test target circuit and outputting a cycle output signal in accordance with a cycle input signal from the net list stored in the storage part 1.例文帳に追加

抽出部３は、記憶部１に記憶されたネットリストから、試験対象回路に含まれる、周期入力信号に応じた周期出力信号を出力する周期回路を示すサブネットリストを抽出する。 - 特許庁

An input data vector comprises, as elements, brain radioactive data within prescribed period as to a plurality of positions in brains about a plurality of subjects collected in a load test using a brain blood flow SPECT.例文帳に追加

入力データベクトルは脳血流ＳＰＥＣＴを用いた負荷試験において収集された複数の被験者に関する脳内の複数の位置についての所定期間内における脳放射能データを要素とする。 - 特許庁

An instance retrieval part 15 searches for instances similar to the input music from an instance data base 2 wherein test pieces of instances and polyphonic melodies of arrangement instances are represented by object items and stored.例文帳に追加

事例検索部１５によって，事例の課題曲と事例の編曲例の多声旋律をあらかじめオブジェクト項で表現して蓄積している事例ベース２０から入力楽曲に類似する事例を検索する。 - 特許庁

To provide a printer having a test print function which enables printing only of required information in the printer by the push apart pattern of a switch button constituting the panel input section of the printer.例文帳に追加

プリンタのパネル入力部を構成するスイッチボタンの押分けパターンにより、当該プリンタの内部情報から、必要な情報のみを印刷することを可能とするテストプリント機能を有するプリンタを提供すること。 - 特許庁

In this control unit 10 having a plurality of input terminals and output terminals, an ordinary control mode and a test mode having shorter signal output time than the ordinary control mode are set as the control mode.例文帳に追加

複数の入力端子及び出力端子を備えた制御ユニット１０に、その制御モードとして、通常制御モードと、この通常制御モードよりも信号出力時間などが短いテストモードとを設定する。 - 特許庁

The verification simulator includes a storing part which stores information of a model in which operation of a device is described, and a simulation processing part which performs simulation processing of a verifying object device based on the model and test input information.例文帳に追加

検証シミュレータは、デバイスの動作が記述されたモデルの情報を記憶する記憶部と、モデルとテスト入力情報に基づき検証対象デバイスのシミュレーション処理を行うシミュレーション処理部を含む。 - 特許庁

A detection circuit 5 is provided for detecting the electrical load factors, affecting test results occurring at testing of a semiconductor device 4 from the electrical signal applied to input/output terminals of the semiconductor device 4.例文帳に追加

半導体装置４の試験時に発生する試験結果に影響を与える電気的負荷要因を、半導体装置４の入出力端子に印加する電気信号から検出する検出回路５を設ける。 - 特許庁

In a test mode, a control signal TDI is inputted in an input terminal 32, and is converted into an analogue signal by a D/A 37, and an analogue output signal AO is outputted from an output terminal through a selector 38.例文帳に追加

試験モード時、入力端子３２に制御信号ＴＤＩを入力し、これをＤ／Ａ３７でアナログ信号に変換し、セレクタ３８を介して出力端子からアナログの出力信号ＡＯを出力する。 - 特許庁

To precisely execute a signal transmission test between an output buffer and an input buffer on a wafer on a condition close to a transmission path condition between LSI after the assembly of the LSI, and mounting of the LSI on a mounted substrate.例文帳に追加

オンウエハでの出力バッファと入力バッファとの間の信号伝達試験を、LSIを組み立てて実装基板上に実装した後の、LSI間の伝送線路条件に近い条件で精度良く実施可能とする。 - 特許庁

This optical test head is equipped with one or more input optical paths by which a beam of light is communicated from a light source to a workpiece and one or more optical output paths by which light reflected off of the workpiece is communicated to a detector.例文帳に追加

光学的テストヘッドは、光ビームを光源からワークピースへ通信する１つ以上の入力光学路と、ワークピースから反射された光を検出器へ通信する１つ以上の出力光学路とを備えている。 - 特許庁

When a code block of an input code is altered, a test case is automatically generated, and start priority is computed based upon relation between the altered code block and each code block to be influenced by the alteration.例文帳に追加

入力コードのコード・ブロックが変更されると、テスト・ケースが自動的に生成され、開始優先度が、変更されたコード・ブロックと、変更による影響を受ける各コード・ブロックとの間の関係に基づき計算される。 - 特許庁

Each processing element handles two bits of an input, generates one root bit and a residue, and compares two intermediate test variables and selects '1' or '0' for the root bit and a next residue according to the comparison result.例文帳に追加

各処理素子は、入力の２ビットを取り扱い、１つの根ビットと剰余を形成し、及び２つの中間試験変数を比較しかつ比較に基づいて根ビットと次の余剰に対して「１」か「０」を選択する。 - 特許庁

In a semiconductor memory, a DQ (data input/out-put) buffer switching circuit 8 connects either DQ, buffer out of DQ buffers 9a-9d to a DQ, pad P1 for an IO degeneration mode test conforming to signals T1-T4.例文帳に追加

半導体メモリ１において、ＤＱバッファ切換回路８は、信号Ｔ１〜Ｔ４に従って、ＤＱバッファ９ａ〜９ｄのうちのいずれかのＤＱバッファをＩＯ縮退モードテスト用のＤＱパッドＰ１に接続する。 - 特許庁

While power is supplied from the thermostat apparatus 1 via an external connector 35 and input/output to and from the control unit 2 are enabled, each test unit 3 is stored in a chamber 12 in the thermostat apparatus 1.例文帳に追加

外部コネクタ３５を介して恒温槽装置１から電源が供給されと共に制御装置２との入出力が可能な形態で、各テストユニット３は、恒温槽装置１のチェンバー１２に収容される。 - 特許庁

To provide an environment creation supporting device for detecting the lack of necessary data and preparing input data for a model test based on the results of the detection.例文帳に追加

必要なデータの不足を検出して、検出結果に基づいてモデル検査を実施するための入力データを作成する環境生成支援装置、環境生成支援方法、環境生成支援プログラムを提供する。 - 特許庁

To achieve a semiconductor tester for correcting a timing error due to a fluctuation in an input capacitance of each terminal of a DUT when the DUT is tested, and improving a yield of the DUT during a test.例文帳に追加

ＤＵＴ試験にあたってＤＵＴの端子ごとの入力容量のバラツキに起因するタイミング誤差を補正し、試験におけるＤＵＴの歩留まりを向上させることができる半導体試験装置を実現すること。 - 特許庁

Data inputted by a test data input terminal 2 is latched by the D flip flop 4 of a prestage by a clock signal inputted from a clock terminal 3 and is delayed with a delay component 6 by delay time td.例文帳に追加

テストデータ入力端子２より入力されたデータは、クロック端子３より入力されるクロック信号により、前段のＤフリップフロップ４でラッチされ、その後、遅延成分６で遅延時間ｔ_dだけ遅延する。 - 特許庁

A verification simulator includes a storage part for storing the information of a model in which the operation of a device is described and a simulation processing part for performing the simulation processing of a verification target device based on the model and test input information.例文帳に追加

検証シミュレータは、デバイスの動作が記述されたモデルの情報を記憶する記憶部と、モデルとテスト入力情報とに基づいて検証対象デバイスのシミュレーション処理を行うシミュレーション処理部を含む。 - 特許庁

To stably normalize amplitude/phase to temperature in test equipment having a broadband receiver including an input port 22, intermediate frequency stages 26, 27, 29, 28 and a DSP 34 which are connected in series.例文帳に追加

直列結合された入力ポート２２、中間周波数段２６、２７、２９、２８及びＤＳＰ３４を含むブロードバンド受信器を有するテスト機器において、振幅／位相を温度に対して安定的に正規化する。 - 特許庁

As the input terminal 18 and the wiring of the test voltage are arranged at one location, the size of the circuit substrate constituting the battery protection circuit can be reduced and the effects of electromagnetic radiation can be suppressed because of the reduction of the wiring.例文帳に追加

検査電圧の入力端子１８及び配線は１ヶ所であるため、電池保護回路を構成する回路基板を小型化でき、配線の削減による電磁輻射の影響を抑えることができる。 - 特許庁

The semiconductor device adopts a multiplexer (13) which select the memory controller or the built-in self-test circuit in a switchable manner as a circuit for connecting to the memory interface conforming to the control information input from the outside through the TAP controller.例文帳に追加

ＴＡＰコントローラを介して外部から入力する制御情報に従ってメモリインタフェースに接続する回路としてメモリコントローラ又ビルトインセルフテスト回路を切り替え可能に選択するマルチプレクサ（１３）を採用する。 - 特許庁

An arbitrary signal from a control circuit 11 is connected to the input of a multiplexer circuit 12 incorporated in an FPGA 1, and a test output signal 136 which is the output of the multiplexer circuit 12 is connected to an output terminal.例文帳に追加

ＦＰＧＡ１内部回路のパルチプレクサ回路１２の入力に制御回路１１からの任意の信号を接続し、マルチプレクサ回路１２の出力であるテスト出力信号１３６を出力端子に接続する。 - 特許庁

Respective boundary scan cells each has a storage layer which is constituted to be used in the scan-in chain of the integrated circuit to facilitate a boundary scan test between a scan input port SI and a scan output port SO.例文帳に追加

それぞれのバウンダリスキャンセルは、スキャン入力ポートＳＩとスキャン出力ポートＳＯの間に、バウンダリスキャンテスト容易化のために集積回路のスキャンチェイン内で使用されるように構成されたストレージ層を有する。 - 特許庁

The semiconductor integrated circuit includes a plurality of scan flip-flops constituting a scan chain during the scan test, and a plurality of clock gating circuits connected between a clock input and the plurality of scan flip-flops.例文帳に追加

本発明による半導体集積回路は、スキャンテスト時にスキャンチェーンを構成する複数のスキャンフリップフロップと、クロック入力と複数のスキャンフリップフロップとの間に接続された複数のクロックゲーティング回路とを具備する。 - 特許庁

To shorten test time while maintaining the determination results of respective devices even in parallel determination performed with output signals from the plurality of devices input into the same pin.例文帳に追加

テスト時間が短縮できると共に複数デバイスからの出力信号を同一ピンに入力して行う並列判定においても各デバイスの判定結果を保持することが可能な半導体試験装置を実現する。 - 特許庁

In a test mode, the timing adjustment part 40 adjusts the timing so that the read data read from the memory cell array 15 by the read command can be compared with expectation data input from the external terminal 10.例文帳に追加

タイミング調整部４０は、テストモードにおいて、リードコマンドによってメモリセルアレイ１５から読み出したリードデータと外部端子１０から入力される期待値データとを比較可能とするようにタイミング調整を行う。 - 特許庁

To reduce an influence of dullness and strain of a signal in an input for an inspection device to conduct a quick function test, when executing an inspection for a semiconductor device, using the inspection device.例文帳に追加

検査装置を用いて半導体装置の検査を行う際に、検査装置の入力における信号の鈍りや歪みの影響を低減して高速なファンクションテストを行うことができる検査補助装置を提供する。 - 特許庁

These expected value generating means are composed in the same connection mode as the blocks in the single chip circuit to generate expected values by using the input supply group A supplied from the test vector supply means A.例文帳に追加

そして、これらの期待値生成手段を、１チップ回路内のブロックと同一の接続形態となるようにし、テストベクタ供給手段Ａから供給される入力信号群Ａを用いて、期待値を生成する。 - 特許庁

Further, a test switch means is included for connecting a positive- or negative-pole side output terminal of the second sample/hold circuit and a negative- or positive-pole side input terminal of the first sample/hold circuit in accordance with a control signal.例文帳に追加

さらに，制御信号により第２のサンプルホールド回路の正または負極側の出力端子と第１のサンプルホールド回路の負または正極側の入力端子とを接続するテスト用スイッチ手段を有する。 - 特許庁

To provide an updating method of a plant monitoring system with which a test time after updating can be remarkably shortened while maintaining a process data input function and a monitoring function even when updating the plant monitoring system, and an updating system.例文帳に追加

プラント監視システムの更新中でもプロセスデータ入力機能と監視機能を維持しつつ、更新後の試験時間を大幅に短縮することができるプラント監視システムの更新方法及び更新システムを提供する。 - 特許庁

To provide a pipeline A/D converter, which can conduct operation tests by selection of only before and after a discontinuity point, which input/ output characteristics of a unit block have, and reduce an operation test time for improvement in productivity.例文帳に追加

単位ブロックの入出力特性が持つ不連続点の前後のみを選んで動作試験ができるようにし、動作試験時間を短縮して生産性の向上を図るようにしたパイプライン型Ａ／Ｄコンバータの提供。 - 特許庁

Connection of lead-out wiring lines and whether an input buffer 25 or output buffer 26 is broken can be confirmed using at least a part of the semiconductor constitution body 4, preferably, the test circuit portion 20.例文帳に追加

半導体構成体４の少なくとも一部、好ましくはテスト回路部２０を利用して、引出し配線の接続確認と入力バッファ２５及び出力バッファ２６の破壊有無の確認とを行なうことができる。 - 特許庁

The psychological test device analyzes input image data, calculates a predetermined characteristic variable, stores a plurality of comment configuration sentences configuring a comment sentence for the subject, inputs whether an image drawn in the previous test is pertinent to each of the plurality of comment configuration sentences, and prepares a discriminant with the calculated characteristic variable as a description variable and an input pertinent degree as a target variable for each of the plurality of comment configuration sentences.例文帳に追加

心理検査装置は、入力される画像データを解析し、所定の特性変量を算出し、被検者に対するコメント文を構成するコメント構成文を複数格納し、今回以前の検査で描かれた画像が複数のコメント構成文の各々に該当するか否かを入力し、複数のコメント構成文の各々について、算出される特性変量を説明変量とし、入力される該当度を目的変量として、判別式を作成する。 - 特許庁

This is the control method of the optical laser disk drive being characterized in that the laser diode is controlled such that a test pattern is recorded in at least one of a header and a tail of the recording unit block including data area having predetermined size, input/output characteristics of the laser diode are detected using the recorded test pattern, and target output is generated on the basis of the detected input/output characteristics.例文帳に追加

一定の大きさを有するデータ領域を含む記録単位ブロックの先端と後端のうち少なくとも一つにテストパターンを記録し、前記記録されたテストパターンを用いてレーザーダイオードの入出力特性を検出し、前記検出された入出力特性に基づいて前記レーザーダイオードが目的とする出力を発生させるように前記レーザーダイオードを制御することを特徴とする光ディスクドライブの制御方法を構成する。 - 特許庁

In performing the test, an operation terminal 12 is operated to input the simulation data stored in the simulation data storing means 15, to the vibration judging means 12, to switch the same by the input signal switching means 18, whereby the vibration judging means 12 tests whether the motion is properly performed or not on various simulation data.例文帳に追加

試験を行うときは、模擬データ記憶手段１５に記憶された模擬データが振動判断手段１２に入力されるように操作端末２１を操作して入力信号切替手段１８により切り替え、種々の模擬データについて振動判断手段１２が、然るべく動作するか否かを試験する。 - 特許庁

A test signal at a known level in the same frequency band as a joint receiving signal to be newly transmitted in a joint receiving system 2 having an input terminal 6 and a plurality of end terminals 10a to 10d is supplied from the input terminal 6 to the joint receiving system 2 by a portable transmitter 20.例文帳に追加

入力端子６と複数の端末端子１０ａ乃至１０ｄとを有する共同受信システム２において新たに伝送しようとする共同受信信号と同じ周波数帯域で既知のレベルのテスト信号を、可搬型の送信機２０が、入力端子６から共同受信システム２に供給する。 - 特許庁

The delay test circuit 10 generates an output clock CLK_OUT, by thinning out the middle clock pulse from consecutive clock pulses equal to or more than three of input PLL clocks 20 and supplies the output clock CLK_OUT to the input-side flip-flop 46 and output-side flip-flop 48.例文帳に追加

このディレイテスト回路１０は、入力ＰＬＬクロック２０の３以上の連続するクロックパルスから中間のクロックパルスを間引くことによって出力クロックＣＬＫ_ＯＵＴを生成し、出力クロックＣＬＫ_ＯＵＴを入力側フリップフロップ４６と出力側フリップフロップ４８とに供給するように構成されている。 - 特許庁

To make checkable the connection state of each input/output terminal of a semiconductor integrated circuit loaded on a substrate without using a dedicated testing device, and to make testable the operation of the semiconductor integrated circuit by inputting a prescribed test pattern into each input/output terminal of the semiconductor integrated circuit loaded on the substrate.例文帳に追加

専用のテスト装置を用いずに、基板上に搭載された半導体集積回路の各入出力端子の接続状態をチェックすることができ、基板上に搭載された半導体集積回路の各入力端子に所定のテストパターンを入力し、半導体集積回路の動作をテストすることができるようにする。 - 特許庁

When a RAM test mode signal is inactive, data input lines 210 to 21N are selected by the selectors 230 to 23N, data is supplied to the data input end of the RAM 10A, and the corresponding output of the selectors 230 to 23N is selected by the selectors 540 to 54N and supplied to the scan flip-flop 520 to 52N.例文帳に追加

ＲＡＭテストモード信号が不活性である時にはセレクタ２３０〜２３Ｎによりデータ入力線２１０〜２１Ｎが選択されてデータがＲＡＭ１０Ａのデータ入力端に供給され、さらに、セレクタ５４０〜５４Ｎによりセレクタ２３０〜２３Ｎの対応する出力が選択されてスキャンフリップフロップ５２０〜５２Ｎに供給される。 - 特許庁

A control circuit CTL makes at least one of the plurality of switches turned on according to an input address in a test mode, in order to make a current flow across the 2nd and 3rd power source lines via a bit line, corresponding to the memory cell indicated by the input address, a latch circuit and the transfer transistors in the memory cell.例文帳に追加

制御回路ＣＴＬは、テストモード時に、入力アドレスが示すメモリセルに対応するビット線とそのメモリセル内のラッチ回路および転送トランジスタとを介して第２および第３電源線間に電流を流すために、入力アドレスに応じて複数のスイッチの少なくともいずれかをオンさせる。 - 特許庁