「test input」に関連した英語例文の一覧と使い方(24ページ目) - Weblio英語例文検索

An optotype is displayed as a visual acuity test optotype 102 having equal intervals D, correlating with a visual acuity value, the optotype is moved at a rate correlating with the visual acuity value, and the determination of whether the stripes of the optotype 102 are visually recognized or not is input.例文帳に追加

視標を、視力値と相関がある等間隔Ｄの視力検査用視標１０２として表示し、前記視力検査用視標を視力値と相関がある速度で移動させ、視力検査用視標１０２の縞模様が視認できたか否かが入力される。 - 特許庁

To provide a semiconductor integrated circuit device which can increase the number of settable operational modes, and can shorten a time necessary for the test of a plurality of functional blocks even when input/output wiring lines of the functional blocks are assigned to an identical pad.例文帳に追加

動作モードの設定数を増やすことができるとともに、複数の機能ブロックの入出力用配線が同一のパッドにアサインされる場合でも機能ブロックのテストに要する時間を短縮することが可能な半導体集積回路装置を得ること。 - 特許庁

A single microcomputer 60 provided therein reads in test select items inputted from an input unit 67 and writes the ID code of the collocation room facility of the end user or the telegraph company, as a select item, in a VDSL ship set 61.例文帳に追加

その中には１個のマイクロコンピュータ６０が設けられ、それによって入力ユニット６７で入力されたテスト選定項目を読み取り、選定項目としてのエンドユーザ又は電信業者のコロケーションルーム設備の識別コードをＶＤＳＬチップセット６１に書き込む。 - 特許庁

The test master can vary an input timing of the command for competition evaluation into the evaluation object macro over a part or the whole of a time range from a starting point of time of operation of the evaluation object macro up to just before finish time with respect to the access.例文帳に追加

テストマスタは、前記アクセスに対する評価対象マクロの動作の開始時点から終了直前までの時間範囲の一部又は全部にわたって、前記評価対象マクロに対する前記競合評価用の命令の投入のタイミングを可変させる。 - 特許庁

If the high level indicating the test time is inputted to the TESTMODE terminal, the clock supply circuit 50 imparts the clock signal CK to the CLK input terminal, the DFF circuits 31-3n latch the output signal of the output terminal D0-D31.例文帳に追加

また、ＴＥＳＴＭＯＤＥ端子に、テスト時であることを示すハイレベルが入力される場合には、クロック供給回路５０は、クロック信号ＣＫをＣＬＫ入力端子に与えて、ＤＦＦ回路３１〜３ｎは、出力端子Ｄ０〜Ｄ３１の出力信号をラッチする。 - 特許庁

The circuit scale of the logic circuit 2 is reduced thereby, and the number of input signals to a semiconductor device 1 is thereby reduced in the burn-in test, to allow the burn-in tests for both the logic circuit 2 and the DRAM 3 to be carried out concurrently.例文帳に追加

従って、ロジック回路２の回路規模が縮小されるとともに、バーンイン試験時における半導体装置１に対する入力信号の数が減少して、ロジック回路２とＤＲＡＭ３の双方に対するバーンイン試験を同時に行うことが可能となる。 - 特許庁

To provide a transparent conductive film having superior pen-input durability used for a touch panel is, where its transparent conductive thin film will not break, even in a friction test of 100 thousand times under the load of 4.9 N by using especially a pen made of polyacetal (tip shape of 0.8 mmR) in particular.例文帳に追加

タッチパネルに用いた際のペン入力耐久性に優れ、特にポリアセタール製ペン（先端形状：０．８ｍｍＲ）を使用し、４．９Ｎの荷重で１０万回の摺動試験でも透明導電性薄膜が破壊されない、透明導電性フィルムを提供する。 - 特許庁

The charge and discharge control terminal and a testing fuse are used to select one of voltage levels "L", "H", and "M" input to the charge and discharge control terminal so as to switch among the normal application state, charge and discharge inhibiting state and the test state.例文帳に追加

充放電制御用端子とテスト用ヒューズを用いて、該制御端子に入力された電圧のレベル「Ｌ」、「Ｈ」、「Ｍ」のいずれかを選択することによって、通常応用状態、充放電禁止状態とテスト状態のいずれかに切り替えを可能になる。 - 特許庁

The interface circuits 2a-2d are provided, corresponding to each of a plurality of function blocks 1a-1d, and a test pattern for measuring a power supply current can be set in all the function blocks 1a-1d from an LSI tester through a single input/output terminal.例文帳に追加

複数の機能ブロック１ａ〜１ｄのそれぞれに対応してインターフェース回路２ａ〜２ｄを設け、ＬＳＩテスタから１つの入出力端子を介して全ての機能ブロック１ａ〜１ｄに電源電流を測定するためのテストパターンを設定できるようにした。 - 特許庁

The ending node 2c discriminates, on the basis of the receiving status of the test light, whether or not the conduction in the downstream direction is normal (S9), switches an SW for data input/output if normal (S10), and notifies the starting node 2a of that effect (S11).例文帳に追加

終点ノード２ｃは、テスト光の受信状況に基づいて下流方向の導通が正常であるか否かを判別し（Ｓ９）、導通が正常である場合にＳＷをデータ入出力用に切り替え（Ｓ１０）、その旨を始点ノード２ａに通知する（Ｓ１１）。 - 特許庁

A detecting section 33 detects specified patterns of abnormal values for the plurality of semiconductor products where the specified test result data 25 from the input section 32 have specified abnormal values based on the positional information data 15 of the plurality of semiconductor products.例文帳に追加

検出部３３は、入力部３２により入力された所定の試験結果データ２５が所定の異常値を有する複数の半導体製品について、これら複数の半導体製品の位置情報データ１５に基づく所定の異常値のパターンの検出を行う。 - 特許庁

According to control signals outputted by the NOP detection section 500, the instruction control section 100, the first operand control section 200, and the second operand control section 300 output input signals received in a clock cycle immediately before to the arithmetic section 400 as test signals.例文帳に追加

ＮＯＰ検出部５００が出力する制御信号に従って、命令制御部１００、第１オペランド制御部２００及び第２オペランド制御部３００は、直前のクロックサイクルで受信した入力信号を試験信号として演算部４００に出力する。 - 特許庁

While the counter section 14 counts the period, the pattern generating section 11 previously generates a pattern being input to the memory under test 20, and when the counter section 14 completes the count, a clock mask section 15 interrupts the feed of a reference clock CLK to the pattern generating section 11.例文帳に追加

カウンタ部１４が計時している間、パターン発生部１１は被試験メモリ２０に与えるパターンを予め進めておき、カウンタ部１４の計時が終了した時点でクロックマスク部１５がパターン発生部１１への基準クロックＣＬＫの供給を中断する。 - 特許庁

When a plurality of memory parts MEM1 are tested, test input data (DIN_T, ADR_T, CS_T, RW_T) generated in an inspection circuit BT1 are shifted in order in each register (SF5 to SF8) of a first data shift circuit formed by using a scan flip-flop, and are transferred to each memory part.例文帳に追加

複数のメモリ部ＭＥＭ１のテストを行う際、検査回路ＢＴ１において発生するテスト入力データ（ＤＩＮ＿Ｔ，ＡＤＲ＿Ｔ，ＣＳ＿Ｔ，ＲＷ＿Ｔ）は、スキャンフリップフロップを用いて形成される第１のデータシフト回路の各レジスタ（ＳＦ５〜ＳＦ８）を順にシフトされて、各メモリ部に転送される。 - 特許庁

The failure diagnosis device 12 compares an output signal of a compressor 26 obtained by the simulation and an output signal of the compressor 26 observed by a test device 11, and sets an input signal to a compressor 27 according to the comparison result to execute a simulation.例文帳に追加

故障診断装置１２は、シミュレーションにより得た圧縮器２６の出力信号と、テスト装置１１により観測した圧縮器２６の出力信号とを比較し、その比較結果に応じて圧縮器２７の入力信号を設定してシミュレーションを実施する。 - 特許庁

The device 1 is also provided with a current adder 16 for adding together as an input current a current ix flowing in the measuring object 10 and an antiphase current I1 having an opposite phase to the test voltage, and is equipped with a variable resistor 14 capable of adjusting the input current from the current adder 16 so that a direct-current component in an output current becomes zero.例文帳に追加

さらに、被測定対象物１０に流れる電流ｉｘと、試験電圧とは逆相の逆相電流Ｉ１とを入力電流として、これらを加算する電流加算器１６が設けられ、この出力電流の直流成分が零になるように電流加算器１６の入力電流を調整可能な可変抵抗器１４が備えられている。 - 特許庁

The semiconductor device comprises a reset terminal inputting a reset control signal for resetting an internal circuit; a reset detection part generating, according to the input reset control signal, a reset release signal for releasing reset of the internal circuit; and a mode capture part retaining, based on the signal input to the reset terminal, a test mode for testing operations of the internal circuit.例文帳に追加

半導体装置は、内部回路をリセットするためのリセット制御信号を入力するリセット端子と、前記入力されたリセット制御信号に応じて、前記内部回路のリセットを解除するリセット解除信号を生成するリセット検出部と、前記リセット端子に入力される信号に基づいて、前記内部回路の動作をテストするテストモードを保持するモードキャプチャ部とを備える。 - 特許庁

A detected region is displayed from the detected coordinate value during the test of the coordinate input/output device, and a display attribute of the region is changed by detected coordinate density and input direction.例文帳に追加

画面上の位置を指定して入力する入力デバイス３Ａと、入力デバイス３Ａで指定された位置の座標を検出する座標検出部１３とを有する座標入出力装置の試験方法において、座標入出力装置の試験中、検出した座標値から検出済領域を表示し、検出座標密度、入力方向により、領域の表示属性を変更する。 - 特許庁

An automation processing server 1 is provided with an input point data part 23 and an output point data part 24 for an automatic plant start/stop (APS) function which is a function to be tested, and during simulation, test data are set in the APS input point data part 23 and an APS processing result is stored in the APS output point data part 24, so as not to affect other functions.例文帳に追加

自動化処理サーバ１において、試験対象機能である自動プラント起動・停止（ＡＰＳ）機能用の入力点データ部２３と出力点データ部２４とを設け、シミュレーション中は、ＡＰＳ用入力点データ部２３に試験データを設定し、ＡＰＳ処理結果をＡＰＳ用出力点データ部２４へ格納することで、他の機能へ影響を与えないようにした。 - 特許庁

The semiconductor integrated circuit device is provided with a first delay time decision circuit deciding a signal delay time by a test clock through a dummy input/output circuit set equally to a signal delay time of a first output circuit and the first and second input circuits, and the decision area is temporally changed on the basis of a decision result of the first delay time decision circuit.例文帳に追加

上記第１出力回路及び上記第１、第２入力回路の信号遅延時間に同等に設定されたダミー入力・出力回路を通したテストクロックにより信号遅延時間を判定する第１遅延時間判定回路とを設け、上記判定領域を上記第１遅延時間判定回路の判定結果に基づいて時間的に変化させる。 - 特許庁

This semiconductor testing device having a constitution wherein a prescribed test pattern is applied from a PE card to the DUT, and a pattern outputted from the DUT corresponding to the test pattern is compared with an expected value pattern, and coincidence of the patterns is detected, has a fail control means for summarizing fail information of the DUT input through the PE card relative to each DUT, and transferring it to the PE card.例文帳に追加

ＰＥカードからＤＵＴに所定のテストパターンを印加し、ＤＵＴからテストパターンに応じて出力されるパターンを期待値パターンと比較してこれらパターンの一致の有無を検出するように構成された半導体試験装置において、ＰＥカードを介して入力されるＤＵＴのフェイル情報をＤＵＴごとに集約してＰＥカードへ転送するフェイル制御手段を設けたことを特徴とするもの。 - 特許庁

This circuit is provided with a memory 10 provided with an additional memory cell for storing defective data bit information on a memory cell, a comparing circuit 20 comparing output data DATO of the memory 10 with its expected value EXP for each data bit, and a BIST circuit 30 generating a required and sufficient test input pattern for detecting the defect of memory cells constituting the memory 10 and the expected value EXP and controlling test sequence.例文帳に追加

メモリセルの不良データビット情報を格納するための付加メモリセルを備えたメモリ１０と、そのメモリ１０の出力データＤＡＴＯとその期待値ＥＸＰをデータビットごとに比較する比較回路２０と、そのメモリ１０を構成するメモリセルの不良を検出するために必要十分なテスト入力パターンおよび上記期待値ＥＸＰを発生しテストシーケンスをコントロールするＢＩＳＴ回路３０とを備えた。 - 特許庁

A timing deviation is retrained from being generated in a transfer of an FF data between respective output clocks COn, and execution of the test such as a scan test is facilitated, when the LSI operated by the clocks of the plural different frequencies is tested, by generating the output clocks COn of n-pieces in which the selection clocks SC are synchronized with the input clock CI.例文帳に追加

同期化手段１０３において、選択クロックＳＣを入力クロックＣＩにて同期させたｎ個の出力クロックＣＯｎを生成することにより、複数の異なる周波数のクロックで動作するＬＳＩの試験時において、各出力クロックＣＯｎ間でのＦＦのデータの受け渡しでタイミング違反が発生することを抑制することができ、スキャン試験等の試験の実施を容易にすることができる。 - 特許庁

When the optical switch 13 selectively outputs a pulse test light input to a port P from a port P_0 to the splitter 14, the optical line monitoring system 1 collectively and simply monitors the optical fiber lines 30_1-30_N, and identifies the failed optical fiber lines 30_n.例文帳に追加

光線路監視システム１は、光スイッチ１３がポートＰに入力したパルス試験光をポートＰ_０から選択的にスプリッタ１４へ出力することで、光ファイバ線路３０_１〜３０_Ｎを一括して簡易に監視し、故障が生じた光ファイバ線路３０_ｎを特定する。 - 特許庁

Then the control signal outputted from the microcomputer 1 makes the transistor 12 conductive to short-circuit the both ends of the resistor R1 and to increase a level of a signal given to an input port 1c of the microcomputer 1 to thereby perform the X-ray protector operating test.例文帳に追加

そして、マイコン１より出力される制御信号によりトランジスタ１２を導通させて抵抗Ｒ１の両端を短絡させ、マイコン１の入力ポート１ｃに入力する信号の電位を上昇させることによって、Ｘ線プロテクタ動作試験を行うようにする。 - 特許庁

When the user views the image density of the printed first test pattern and inputs a correction value from an operation part 104, the CPU 1011 calculates and updates potential data in the photoreceptor potential characteristic uneven data memory 105, based on the information of the input correction value (S4).例文帳に追加

使用者が、印字された第１のテストパターンの画像濃度を見て、操作部１０４から補正値を入力すると、ＣＰＵ１０１１は、この入力された補正値の情報に基づき、感光体電位特性ムラデータメモリ１０５の電位データを計算して更新する（Ｓ４）。 - 特許庁

Then, a pulsive input signal is applied to the first parasitic diode 19 between the drive pin 16 and a ground pin 18 and a substrate resistor 20, and an output signal generated between a pattern 17a on the circuit board, where the test pine 17 is jointed, and the ground pin 18 is detected.例文帳に追加

そして、ドライブピン１６とグランドピン１８との間の第一寄生ダイオード19及びサブストレート抵抗２０にパルス状の入力信号を印加し、テストピン１７が接合させるべき回路基板上のパターン１７ａとグランドピン１８との間に発生する出力信号を検出する。 - 特許庁

The circuit element group where a plurality of circuit elements are arranged and a pad group where pads for electrically performing the input/ output to their circuit elements are arranged and a wiring pattern group for connecting the circuit elements with the pads are made into one component, and four components are independently arranged in the test element group.例文帳に追加

複数の回路素子を配置した回路素子群とそれら回路素子に電気的な入出力を行う為のパッドを配置したパッド群と回路素子とパッドを接続する配線パターン群をひとつの構成要素とし、評価素子群内に４構成を独立配置する。 - 特許庁

The chip structure for a multiply integrated circuit is provided with chip-to-chip interface circuits for selective connection of internal circuits in an integrated circuit for testing an interface circuit having the ESD protection circuit and the input/output circuit for establishing communication with an external testing system during a test and a burn-in process.例文帳に追加

多重集積回路チップ構造は、テストおよびバーン・イン手順中に外部テスト・システムと通信するためのＥＳＤ保護回路および入出力回路を有するインターフェース回路をテストするため集積回路の内部回路を選択的に接続するチップ間インターフェース回路を有する。 - 特許庁

The testing device allows the operational amplifier 18 to operate and perform a test to make the current flowing fixed in value, in the testing object transistor 14 so that the current quantity flowing in a resistor 24 becomes fixed, by applying a desired voltage from DAC 16 to a positive input end of the operational amplifier 18.例文帳に追加

ＤＡＣ１６から所望の電圧をオペアンプ１８の正入力端に印加することで、抵抗２４に流れる電流量が一定になるように、オペアンプの１８が動作して、試験対象トランジスタ１４に流れる電流を一定値とする試験が行われる。 - 特許庁

To provide a failure diagnosis device capable of forcing registers of part of a boundary scanning test circuit mounted on an integrated circuit on a substrate as a shift register, and, during the period of normal operation, feedbacking to compare part of output signal at the output side to the input side to detect signal anomaly.例文帳に追加

基板上の集積回路に搭載された境界走査試験回路の一部のレジスタをシフトレジスタとして動作させ、通常動作時に、出力側の一部の出力信号を入力側にフィードバックして比較して、信号異常が検知できる故障診断装置を提供する。 - 特許庁

At the time of a gradation selection operation, different potentials IN, INb are inputted in each of the input lines 131, 132, different potentials are outputted from the output lines 142, 141 and at the time of the stress test, the same potential is outputted from both of the output lines 142, 141.例文帳に追加

階調選択動作時には、入力ライン１３１，１３２のそれぞれに異なる電位ＩＮ，ＩＮｂが入力され、出力ライン１４２，１４１から異なる電位が出力され、ストレステスト時には、出力ライン１４２，１４１の両方から同じ電位が出力される。 - 特許庁

In the measurement of an error rate performed in the process to optimize the signal channel parameter of the disk device, the error rate is deteriorated by means of deteriorating the S/N ratio of an input signal, thereby the decision of the optimized parameter value is attained by the error rate test of less transfer bits.例文帳に追加

ディスク装置の信号チャンネルパラメータの最適化の過程で行われるエラーレートの測定において、入力信号のＳ／Ｎ比を劣化させることにより、エラーレートを劣化させ、より少ない転送ビットのエラーレート試験で最適化パラメータ値を決定することを可能にする。 - 特許庁

In particular, the robust method of creating the parametric process model first collects process outputs on the basis of known test input signals or sequences, adds random noise to the collected process data, and then uses a standard or known technique to determine the process model from the collected process data.例文帳に追加

特に、パラメトリック・プロセスモデルを生成するロバストな方法は、まず周知のテスト入力信号または系列に基づいてプロセス出力を収集し、収集されたプロセスデータにランダムノイズを添加し、該収集プロセスデータからプロセスモデルを決定するために標準または周知の技法を使用する。 - 特許庁

To provide a method of manufacturing a transparent conductive film which is superior in pen-input durability during use for a touch panel and in which deterioration of a transparent conductive thin film is eliminated even after running of sliding tests for 100,000 times under a load of 5.0 N using a pen made of polyacetal on the sliding durability test.例文帳に追加

タッチパネルに用いた際のペン入力耐久性に優れ、特に後述の摺動耐久試験に記載のポリアセタール製のペンを使用し、５．０Ｎの荷重で１０万回の摺動試験後でも透明導電性薄膜の劣化がない、透明導電性フィルムの製造方法を提供すること。 - 特許庁

The scan test circuit includes: a plurality of flip-flops connected in parallel to the scan chain; a clock generation circuit generating a clock supplied to the flip-flop; and a phase delay buffer for input of a clock supplied to the first flip-flop and for output of a clock supplied to the second flip-flop.例文帳に追加

スキャンチェインに並列接続される複数のフリップフロップと、フリップフロップに供給するクロックを発生するクロック発生回路と、第１のフリップフロップに供給するクロックを入力し、第２のフリップフロップに供給するクロックを出力する位相遅延バッファとを備えたスキャンテスト回路。 - 特許庁

To measure, input for instrument calibration, and record, on an aircraft to be flight-tested, a true airspeed necessary for the positional error calibration of a barometric altimeter and an airspeed meter of an aircraft and a wind direction and a wind velocity at an altitude where a flight test is performed.例文帳に追加

航空機の気圧高度計及び対気速度計の位置誤差較正に必要な真対気速度、ならびに試験飛行実施時の試験実施高度における風向、風速を、試験飛行を行う飛行機の機上にて計測して、計器の較正のために入力し、または記録する。 - 特許庁

In a step S105, the input/output conversion information and output attribute information related to the format ID are read out for the format ID, and the data of the test recording data sheet is converted into data for database which has a predetermined arrangement based on the correspondence.例文帳に追加

ステップＳ１０５では、フォーマットＩＤに対して、そのフォーマットＩＤに関連付けられた入出力変換情報および出力属性情報を読み出して、前記対応関係に基づいて試験記録データシートのデータを所定の並びを有するデータベース用データに変換する。 - 特許庁

A received signal undergoes a pulse compression processing by a pulse compression filter 7 having input-output characteristics so that a Fourier transform, of a signal outputted when a test signal of a waveform approximately identical to a waveform of a transmission pulse signal is inputtrd, comes to a predetermined window function.例文帳に追加

送信パルス信号の波形に略等しい波形の試験信号を入力したときに出力される信号のフーリエ変換が、所定の窓関数となるような入出力特性を有するパルス圧縮フィルタ７により、受信信号をパルス圧縮処理する構成とした。 - 特許庁

A database storage part 51 stores an input item for operation at a computing part 60, an operation item, and a data group including each datum related to simulation results based upon the arithmetic result (to be concrete, patient information, remaining renal function, peritoneal dialysis, hemodialysis, the computed indicator and clinical test data).例文帳に追加

データベース記憶部51に、演算部60で演算するための入力項目、演算項目、演算結果に基づくシミュレーション結果に係る各データを含むデータ群（具体的には患者情報、残腎機能、腹膜透析、血液透析、前記演算した指標、臨床検査データ）を格納する。 - 特許庁

Test input information including descriptions for setting the boosting operation time of each of at least two booster circuits is formed so that the respective boosting operation periods of the booster circuits are not overlapped from the start of boosting operation to the end thereof (step S12).例文帳に追加

次に、少なくとも２つの昇圧回路の各々が昇圧動作を開始してから終了するまでの昇圧動作期間が重複しないように、当該昇圧回路の各々が昇圧動作をするタイミングを設定する記述を含むテスト入力情報を作成する（ステップＳ１２）。 - 特許庁

In a conventional method, a complicated procedure such as a well-known integral calculus is needed, since the system parameter is computed from center-point positions and radii of three circles on a complex plane at the input port complex amplitude ratio W=a2/a1.例文帳に追加

ＶＮＡでＤＵＴ（Device Under Test）を測定するにはシステムパラメータが必要であるが、従来は、入力ポートの複素振幅比W=a2/a1の複素平面における３つの円の中心点の位置と半径からシステムパラメータを算出したので、公知の積分法のように複雑な手順が必要であった。 - 特許庁

During the test operation of an integrated circuit 10, TIN2, 3 and TOUT2, 3 are not used, TIN1 is connected to IN1 and the input D of an FF circuit 13, and the outputs Q of the FF circuits 13, 14 are connected to TIN2, 3 via selecting circuits 15, 16.例文帳に追加

集積回路は、テスト回路と論理回路で構成されており、テスト動作時には、ＣＬＫを停止させＴＩＮ１からＩＮ３、ＩＮ２の入力データの順にシリアルに入力されたデータを、フリップフロップ回路１３，１４によりパラレルに変換しＩＮ３、２の入力に供給する。 - 特許庁

In the verification of the logical operation of the information processor, the verification of the logical operation is realized with high accuracy, by generating more transaction competitive patterns by making an I/O emulator work together with a test program, and also by automatically preparing input data to the I/O emulator.例文帳に追加

情報処理装置の論理動作の検証において、Ｉ／Ｏエミュレータとテストプログラムを連動させ、且つＩ／Ｏエミュレータへの入力データは自動で作成することで、より多くのトランザクション競合パターンを発生させることにより、論理動作の検証を高精度に実現する。 - 特許庁

To provide a semiconductor device preventing destruction of an input/ output buffer caused by collision of data, even if any one of the control terminal of output control breaks down in a test performed by connecting plural semiconductor devices incorporating plural semiconductor elements where output data terminals are shaved.例文帳に追加

データの出力端子が共通な複数の半導体素子を内蔵する半導体装置を複数接続して行うテストで、いずれかの出力制御の制御端子が故障しても、データの衝突による入出力バッファの破壊を防止する半導体装置を提供する。 - 特許庁