「test input」に関連した英語例文の一覧と使い方(7ページ目) - Weblio英語例文検索

A first connection is formed between the test data input terminal TDI and the boundary scanning route input, and a second connection is formed between the test data output terminal TDO and the boundary scanning route output.例文帳に追加

第１の接続がテストデータ入力端子（ＴＤＩ）と境界走査径路入力との間に形成され、また第２の接続がテストデータ出力端子（ＴＤＯ）と境界走査径路出力との間に形成される。 - 特許庁

With respect to each input screen, a CPU 10 generates combination test data for each command on the basis of level values of respective factors on the input screen.例文帳に追加

ＣＰＵ１０は、各入力画面毎に、各コマンドにつき、同入力画面上の各因子の水準値に基づいて、組合せテストデータを生成する。 - 特許庁

Unless a signal is received from the CPE-I/F at the first input, the test signal received at the second input of the path selector is selected.例文帳に追加

第1入力でＣＰＥ−Ｉ／Ｆから信号が受信されない限り、経路選択器の第２入力で受信されるテスト信号が選択される。 - 特許庁

In addition, the bit value of the most significant bit is input in one input terminal, after it is rewritten to a prescribed value by the toggle generation circuit in the test mode.例文帳に追加

また、テストモード時に、最上位ビットのビット値は、トグル生成回路により所定値に書き換えられた後に１つの入力端子に入力される。 - 特許庁

To provide a testing device of an input/output unit constituted so that a test of the input/output unit may be performed only by connector connection.例文帳に追加

入出力ユニットの試験がコネクタ接続のみで行うことができるようにした入出力ユニットの試験装置を提供することを目的とする。 - 特許庁

To shorten the input time of an input test pattern for simulation in an LSI comprising low speed operation logic circuits and high speed operation logic circuits mixedly.例文帳に追加

低速動作論理回路と高速動作論理回路が混在するＬＳＩにおけるシミュレーション用入力テストパターンの入力時間の短縮を図る。 - 特許庁

An error rate measuring apparatus 1 includes one input end 1a to which a light signal is inputted from a device W to be tested following input of a test signal.例文帳に追加

誤り率測定装置１は、テスト信号の入力に伴う被試験デバイスＷから光信号が入力される１つの入力端１ａを有する。 - 特許庁

A clock control circuit 15 is provided with a vertical transfer clock input terminal 16, a horizontal transfer clock input terminal 17 and a test mode changeover terminal 18.例文帳に追加

クロック制御回路１５は、垂直転送クロック入力端子１６、水平転送クロック入力端子１７、テストモード切り換え端子１８を備える。 - 特許庁

Try to maximize code reuse.On occasion, tests will vary by something as small as what typeof input is used.Minimize code duplication by subclassing a basic test class with a class that specifies the input:例文帳に追加

コードの再利用を最大限に行うようにしてください。 時として、テストの多様性はどんな型の入力を受け取るかの違いまで小さくなります。 - Python

To make it easy to test the operation of a plant monitor and control system by providing operation test environment wherein the confirmation, operation, etc., of input and output can be performed without designing and manufacturing a special process for the test.例文帳に追加

プラント監視・制御システムの運用試験に関して、試験のための特別な処理を設計・製作せずに、入出力の確認運転などが可能な運用試験環境を提供し、運用試験を容易にする。 - 特許庁

A test name inputted from a test name input part 1 is transmitted to a data collection/measurement item storage memory 2, and a corresponding item information is read from the memory 2 based on the test name.例文帳に追加

検査名入力部１から入力された検査名がデータ収集・計測項目記憶メモリ２に送られ、この検査名に基づき該当する項目情報がデータ収集・計測項目記憶メモリ２から読み出される。 - 特許庁

A test mode for performing data compression of test output data from a memory core part and transferring the test output data to a data input-output node 50 includes a normal mode and a fine mode, the degree of data compression of which is lower than that of the normal mode.例文帳に追加

メモリコア部からのテスト出力データをデータ圧縮した上でデータ入出力ノード５０へ伝達するテストモードは、通常モードと、通常モードよりもデータ圧縮度が低いファインモードとを含む。 - 特許庁

To provide a method and a system, which conduct a test by automatically creating a test data creation suitable for a test case regardless of existence or nonexistence of past input online journal and regardless of a change in data layout.例文帳に追加

過去の入力オンラインジャーナルの有無に関わらず、かつ、データのレイアウト変更に関わらず、テストケースに適合したテストデータ作成を自動的に生成してテストを実行することができる方法及びシステムを提供する。 - 特許庁

A test clock signal TCK, a test reset signal TRST, a test mode select signal TMS, and a serial data input signal TDI are outputted from a protocol converter 102 having received a signal from a host computer 101.例文帳に追加

ホストコンピュータ１０１からの信号を受信したプロトコル変換器１０２から、テストクロック信号ＴＣＫ、テストリセット信号ＴＲＳＴ、テストモードセレクト信号ＴＭＳ、シリアルデータ入力信号ＴＤＩが出力される。 - 特許庁

A test case generation part 7 creates a test case from an obtainable value of an input variable of the function of the test target and an obtainable value of the output variable of the stub function output by the stub function output value generation part 6.例文帳に追加

テストケース生成部７は、試験対象の関数の入力変数の取り得る値と、スタブ関数出力値生成部６が出力したスタブ関数の出力変数の取り得る値とからテストケースの作成を行う。 - 特許庁

Preferably, the analog test signals are directly inputted to the A/D converter 5 as well and the abnormality of the input circuit is judged based on the comparison of digital conversion test signals by the A/D converter 5 of the directly inputted test signals and the test signals after the separation.例文帳に追加

好ましくはアナログ試験信号をＡ／Ｄコンバータ５へも直接入力し、直接入力の試験信号のＡ／Ｄコンバータ５によるディジタル変換試験信号と前記分離後の試験信号との比較に基づき入力回路の異常を判定する。 - 特許庁

To provide a test method and a test device for a semiconductor integrated circuit device including a high-speed input/output device, capable of quickly performing high-speed I/O test exceeding 1 GHz by simple board configuration without alteration of test system for each I/O specification.例文帳に追加

高速入出力装置を備えた半導体集積回路装置の試験方法及び試験装置に関し、簡単なボード構成によって迅速に１ＧＨｚを越える高速Ｉ／Ｏのテストを、各Ｉ／Ｏ仕様毎にテスト・システムを変更することなく行う。 - 特許庁

A processing means is preset in a test condition memory portion 24 as a test condition when block failure is detected from an input portion 22 during a burn-in test, so that a burn-in board is attached/detached when block failure is detected during a burn-in test.例文帳に追加

予め入力部２２からバーンイン試験中にブロック不良を検出した場合の処理の仕方を試験条件として試験条件記憶部２４に設定しておき、バーンイン試験中にブロック不良を検出した場合には、バーンインボードの着脱を行う。 - 特許庁

A test program control part 4 translates commands of the test program and outputs a change request signal including a change parameter after the change and an input terminal of a change target to a test parameter control part 5 when the change of the parameter value of a test signal is requested.例文帳に追加

試験プログラム制御部4は、試験プログラムのコマンドを翻訳し、試験信号のパラメータ数値の変更を要求している場合、変更対象の入力端子と、変更後の変更パラメータとを含む変更要求信号を試験パラメータ制御部5に出力する。 - 特許庁

The test circuit TC includes a transmission buffer TXB for test to accumulate transmission data signals from a test input terminal TPI at a frequency CF2 lower than at the frequency CF1, and a reception buffer RXB for test to output the reception data signals to a test output terminal TPO at the frequency CF3 lower than at the frequency CF1.例文帳に追加

テスト回路ＴＣは、テスト入力端子ＴＰＩからの送信データ信号をＣＦ１よりも遅い周波数ＣＦ２で蓄積するテスト用送信バッファＴＸＢと、受信データ信号をＣＦ１よりも遅い周波数ＣＦ３でテスト出力端子ＴＰＯに出力するテスト用受信バッファＲＸＢを含む。 - 特許庁

As the input signal is delayed by the delay circuit 2, signals with time difference are input to the data input terminal D of the latch circuit 1 and the timing input terminal T to perform a test to guarantee a setup time and a hold time.例文帳に追加

該入力信号は遅延回路により遅延されるため、時間差を持った信号がラッチ回路１のデータ入力端子Ｄとタイミング入力端子Ｔに入力されてセットアップ時間及びホールド時間の保証テストが実施される。 - 特許庁

By analyzing a source code to be tested, a change in an input/output interface can be reflected, and input-related information including an input value (test case) and an output value (expectation value) or input/output relationship information after the change is created.例文帳に追加

テスト対象ソースコードを解析して、入出力インタフェースの変更を反映することができ、入力値（テストケース）と出力値（期待値）を含む入力関係情報又は変更後入出力関係情報を作成する。 - 特許庁

When a signal input from a TEST signal input terminal 40 is an "H" level, a switch circuit 30 is set to ON to establish a short circuit between the output of an input circuit 12 (node N2) and an input terminal 20 (node N1).例文帳に追加

ＴＥＳＴ信号入力端子４０から入力される信号が「Ｈ」レベルのときに、スイッチ回路３０がＯＮし、入力回路１２の出力（ノードＮ２）と入力端子２０（ノードＮ１）とがショートした状態になる。 - 特許庁

In the DC test, a test signal for the DC test is output from the tester 20 and is input into each logic circuit 31, and an output signal output from each logic circuit 31 is returned to the tester 20 by time sharing in each semiconductor integrated circuit via the input/output terminals B1-Bm and F1-Fm.例文帳に追加

ＤＣ試験時には、テスタ２０からＤＣ試験用のテスト信号を出力させて各論理回路３１に入力させ、各論理回路３１から出力する出力信号を入出力端子Ｂ１〜Ｂｍ，Ｆ１〜Ｆｍを介して半導体集積回路毎に時分割でテスタ２０に戻す。 - 特許庁

In a test result output mode, a test result SOUT1 latched by the FFs 10, 11 is output to the data input and output node 15 via a tristate buffer 19, and a test result SOUT2 latched by the FFs 13, 14 is output to the data input and output node 16 via a tristate buffer 20.例文帳に追加

テスト結果出力モード時は、ＦＦ１０、１１がラッチしたテスト結果ＳＯＵＴ１をトライステートバッファ１９を介してデータ入出力ノード１５に出力すると共に、ＦＦ１３、１４がラッチしたテスト結果ＳＯＵＴ２をトライステートバッファ２０を介してデータ入出力ノード１６に出力する。 - 特許庁

The test module is configured to cause the clock input to be provided to the component at a first frequency, and the test module is configured to cause a first test to be performed on the component subsequent to the clock input being provided to the component at the first frequency and the operating system being booted.例文帳に追加

テストモジュールは、第１の周波数でクロック入力をコンポーネントに供給させるように構成され、またテストモジュールは、第１の周波数でクロック入力がコンポーネントに供給され、オペレーティングシステムが起動した後に、第１のテストをコンポーネントに対して実行させるように構成される。 - 特許庁

To provide a test method for an integrated circuit with a memory cell arranged in a circumference of a core that a conditional blocking in a test mode is applied to a clock input of the core.例文帳に追加

テストモードにおける条件付き抑止がそのクロック入力に適用されるコアの周りに配列されたメモリセルを有する集積回路のテスト方法を提供する。 - 特許庁

This has no need of providing any separate test terminal but only needs to connect an input/output contact 13a of the apparatus 4 under test to connection terminals 13 of the bridge circuit 2.例文帳に追加

さらに、診断対象機器４の入出力接点１３ａをブリッジ回路２の接続端子１３に接続するのみで、別途試験端子を設ける必要がない。 - 特許庁

The selector 110 is connected to a preceding stage of a flip-flop 100 serving as a start point for the objective path, and a test pattern is input to activate the objective path, in the test mode.例文帳に追加

また、対象パスの始点となるフリップフロップ１００の前段にセレクタ１１０を接続して、テストモード時には、対象パスを活性化するテストパタンを入力する。 - 特許庁

The interface of signals is converted, by using test input/output terminals 2131, 2132, 2133, and 2141 used in the test mode of a digital signal processing LSI 2000.例文帳に追加

デジタル信号処理ＬＳＩ２０００のテストモードで使用されるテスト入出力端子２１３１、２１３２、２１３３、２１４１を用いて信号のインターフェースを変換する。 - 特許庁

The controller 1 decides the appropriateness of a predetermined test output voltage of the test output signal Dn (n=10) comparing the voltage with a set input voltage stored in advance.例文帳に追加

制御器１は、試験出力信号Ｄｎ（ｎ＝１０）の所定試験出力電圧の適正を、予め記憶された設定入力電圧とを比較して判定する。 - 特許庁

A pattern generator PG generates test patterns S_PTN that describe test signals S_TEST to be supplied to each of the input/output terminals P3 of the plurality of DUTs 1.例文帳に追加

パターン発生器ＰＧは、複数のＤＵＴ１の各入出力端子Ｐ３に供給すべき試験信号Ｓ_ＴＥＳＴを記述するテストパターンＳ_ＰＴＮを生成する。 - 特許庁

When testing a frequency divider PS, a test control voltage signal TC and a RF test signal TS are supplied to input terminals IN1 and IN2 through a balun T1.例文帳に追加

分周器ＰＳのテスト時に、バランＴ１を介してテスト制御電圧信号ＴＣおよびＲＦテスト信号ＴＳが入力端子ＩＮ１、ＩＮ２に供給される。 - 特許庁

The reference-signal generating circuit 34 provides the reference signal PSE in response to the test signal DQM input through the external connecting pad 32 in a test mode under the state of the package.例文帳に追加

基準信号発生回路34はパッケージ状態におけるテストモードでは外部連結パッド32を通して入力されるテスト信号DQMに応答して基準信号PSEを提供する。 - 特許庁

The input means 12 receives the operation from the user, and designates question preparation setting such as a condition of the word used in the word test or a format of the word test to the control part 11.例文帳に追加

入力手段１２はユーザからの操作を受け付け、単語テストで使用する単語の条件、単語テストの形式等の出題設定を制御部１１へ指定する。 - 特許庁

The test device 1 is a device to evaluate input/output processing of the data exchanged between the test object application 4 and a hardware layer 7 via the driver layer 3.例文帳に追加

試験装置１は、試験対象アプリケーション４とハードウェア層７との間でドライバ層３を介して授受されるデータの入出力処理を評価する装置である。 - 特許庁

The printing data generating part has a test pattern output mode for outputting a plurality of test patterns for each of the plurality of control contents by using the same input image.例文帳に追加

印刷データ生成部は、同一の入力画像を用いて複数の制御内容毎に複数のテストパターンを出力させるテストパターン出力モードを有する。 - 特許庁

For example, the computer generating a test case doesn't distinguish between 0 and -0 in some cases, and in these cases, a test vector including input data of not -0 but 0 is generated.例文帳に追加

例えばテストケースを生成するコンピュータでは０と−０の扱いを区別しない場合があり、この場合には、−０ではなく０を入力データとしたテストベクタが生成される。 - 特許庁

A test machine part for applying force to a test body is separated from a control system at points shown in C1-C3, for dummy operation with an input from a waveform generating means as zero.例文帳に追加

Ｃ１〜Ｃ３で示す点で、試験体に加力する試験機部を制御系と切り離し、波形発生手段からの入力を０としてダミー運転を行う。 - 特許庁

To cope with increase of the number of test ICs testable in one period and the number of input/output pins of the test ICs without increasing the number of channel circuits of a semiconductor testing device.例文帳に追加

半導体試験装置のチャンネル回路数を増設せずに、一時期に試験可能な被試験ＩＣ数、被試験ＩＣの入出力ピン数の増加に対応すること。 - 特許庁

The sense amplifiers SA1-SAn, switch part YSW4, and input/output control circuit IOC are activated again for the test cell to read the data out of the test cell (process 3).例文帳に追加

（処理３）次に、再度、テストセルに対してセンスアンプＳＡ１〜ＳＡｎとスイッチ部ＹＳＷ４と入出力制御回路ＩＯＣとを活性化させて、テストセルからデータを読み出す。 - 特許庁

To make establishabel a test of a small number of pins which can effectively input the instructions by means of an external test LSI and an internal data receiving circuit of a one-chip microcomputer.例文帳に追加

１チップマイクロコンピュータ外部のテスト用ＬＳＩと内部のデータ受信回路により効率的な命令入力が可能な少ピンテストの確立を目的とする。 - 特許庁

The changing over of the IC 1 for FDD device into the test mode is carried out, provided that there is the input of a test mode shifting command within a fixed period posterior to the applying of the power source.例文帳に追加

ＦＤＤ装置用ＩＣ１のテストモードへの切り換えを、電源投入後の一定期間内にテストモード移行コマンドの入力があることを条件に実行する。 - 特許庁

To provide a method, capable of performing an input level test by one function test and capable of inspecting an electronic circuit, without being affected by hysteresis characteristics.例文帳に追加

１回のファンクションテストで入力レベルテストを行うことができ、しかもヒステリシス特性に影響されないで電子回路を検査することができる方法等を提供する - 特許庁

An input selecting circuit selects one of test data of the scan path test and the data on the internal state read from the memory circuit, and supplies the selected data to the scan chain.例文帳に追加

入力選択回路は、スキャンパステストのテストデータと、メモリ回路から読み出した内部状態を示すデータとのうちの一方を選択してスキャンチェーンに供給する。 - 特許庁