「third layer」に関連した英語例文の一覧と使い方(43ページ目) - Weblio英語例文検索

In a state where the substrate potential of a channel region formed of the intrinsic semiconductor layer is set stationary, a voltage is successively applied to a third p-type substrate potential extracting terminal 28 or a first p-type substrate potential extracting 24.例文帳に追加

真性半導体層にて形成されるチャネル領域の基板電位を固定した状態で、第３のｐ型基板電位取出し端子28あるいは第１のｐ型基板電位取出し端子24に電圧を順次印加する。 - 特許庁

The third lower semiconductor DBR 103_3 is provided between a resonator structure and the second lower semiconductor DBR 103_2, and each refraction layer is set to have an optical thickness of λ/4.例文帳に追加

第３の下部半導体ＤＢＲ１０３_３は、共振器構造体と第２の下部半導体ＤＢＲ１０３_２との間に設けられ、各屈折率層はいずれもλ／４の光学厚さとなるように設定されている。 - 特許庁

A third assembly with a second catalyst layer formed on a second electrolyte membrane is manufactured by applying second catalyst ink on one of sides of a part of the second catalyst membrane.例文帳に追加

第２の電解質膜の一部である第２の電解質部分の一方の面に第２の触媒インクを塗布することによって、第２の電解質膜上に第２の触媒層が形成された第３の接合体を作製する。 - 特許庁

The surface treatment layer 12 is formed on the surface of the lens substrate 11, and a first film 121, a second film 122, a third film 123, a fourth film 124, and a fifth film 125 are stacked in this order.例文帳に追加

表面処理層１２は、レンズ基材１１の表面に形成され、レンズ基材側から第一膜１２１、第二膜１２２、第三膜１２３、第四膜１２４、および第五膜１２５の順に積層されている。 - 特許庁

The liquid crystal display device includes: a first electrode 120 and a second electrode 124, both provided on an element substrate 100; and a third electrode 218 provided on a counter substrate 200 that faces the element substrate 100 through a liquid crystal layer 300.例文帳に追加

第１電極１２０と第２電極１２４とは素子基板１００に設けられ、素子基板１００と液晶層３００を介して対向する対向基板２００に第３電極２１８が設けられている。 - 特許庁

In this case, the aluminum electrode 45b of the second layer is positioned at the upper portion of a CrSi film 41 via a third TEOS film 44, thus applying the side of high potential V to the CrSi film 41.例文帳に追加

このとき、ＣｒＳｉ膜４１の上部には、第３ＴＥＯＳ膜４４を介して第２層のアルミ電極４５ｂが位置しているので、ＣｒＳｉ膜４１に対して高電位Ｖ側が印加されることになる。 - 特許庁

The process for forming the light shielding layer 68 includes a process for forming an aperture 72 at a position remote by a prescribed distance H from an edge of a second edge 52 side of a region where a third color filter 60 is formed.例文帳に追加

遮光層を形成する工程は、第３カラーフィルタ６０が形成される領域の第２端辺５２側の端辺から所定の距離Ｈだけ離間した位置に開口部７２を設ける工程を含む。 - 特許庁

A P-type fourth semiconductor layer 15 is formed on an inner surface of the fourth recess part 53a so as to generate a fifth recess part 54a being smaller than the fourth recess part 53a; and has a fourth impurity concentration lower than the third impurity concentration.例文帳に追加

Ｐ型第４半導体層１５は、第４凹部５３ａの内面にそれより小さい第５凹部５４ａを生じるように形成され、第３不純物濃度より低い第４不純物濃度を有する。 - 特許庁

A magnetic pole layer 12 of a magnetic head comprises a first part 12A, a second part 12B and a third part 12C arranged sequentially from a medium facing surface side along the direction vertical to a medium facing surface ABS.例文帳に追加

磁気ヘッドの磁極層１２は、媒体対向面ＡＢＳに垂直な方向に沿って媒体対向面側から順に配置された第１の部分１２Ａ、第２の部分１２Ｂおよび第３の部分１２Ｃを有している。 - 特許庁

Motor/generator MG1, MG2 are coaxially arranged in a center of a case 1 as a composite current two layer motor, first and second planetary gear groups G1, G2 are coaxially arranged on the right side of the motor/generator, and a third planetary gear group G3 is also coaxially arranged on the left side thereof respectively.例文帳に追加

モータ/ジェネレータMG1,MG2を複合電流二層モータとしてケース1の中央に同軸配置し、その右側に第1および第2遊星歯車組G1,G2を、左側に第3遊星歯車組G3をそれぞれ同軸配置する。 - 特許庁

The third semiconductor layer 104 is divided into a first region 105 on the side of the substrate and a second region 106 on the opposite side, with the impurity density of the second region 106 being configured to be greater than that of the first region 105.例文帳に追加

また、第３半導体層１０４を基板側の第１領域１０５と基板反対側の第２領域１０６に分け、第２領域１０６の不純物濃度を第１領域１０５よりも大きくする。 - 特許庁

In amplifiers belonging to this amplifier control system displayed in an amplifier list display part 33, an amplifier belonging to the selected third layer group "001 Rack #1" is displayed with a check in a check box 33a.例文帳に追加

アンプリスト表示部３３に表示されたアンプコントロールシステムに属するアンプにおいて、選択された第３階層グループ「００１ Ｒａｃｋ ＃１」に属するアンプについては、そのチェックボックス３３ａにチェックが付されて表示される。 - 特許庁

For the second substance and the third substance in the light-emitting layer, a substance having an energy gap (or triplet energy) which is larger than the energy gap (or triplet energy) of the first substance is selected.例文帳に追加

この発光素子においては、これら第２の物質及び第３の物質は共に第１の物質のエネルギーギャップ（又は三重項エネルギー）より大きいエネルギーギャップ（又は三重項エネルギー）を有する物質を選択する。 - 特許庁

The first internal electrode layer 20 has a first internal electrode 22 extended so that it is drawn out to a first side face 4 and a second electrode 24 extended so that it is drawn out to a third side face 8.例文帳に追加

第１の内部電極層２０は、第１の側面４に引き出されるように伸びる第１の内部電極２２と、第３の側面８に引き出されるように伸びる第２の内部電極２４とを有する。 - 特許庁

The second internal electrode layer 26 has a third internal electrode 28 extending to be led out to the second side face 6, and a fourth internal electrode 30 extending to be led out to the fourth side face 10.例文帳に追加

第２の内部電極層２６は、第２の側面６に引き出されるように伸びる第３の内部電極２８と、第４の側面１０に引き出されるように伸びる第４の内部電極３０とを有する。 - 特許庁

An electrode pad 210a corresponding to the solder ball 160a and an electrode pad 210b corresponding to the solder ball 160b are connected electrically by a third wiring layer 220 provided on a mounting board 200.例文帳に追加

はんだボール１６０ａに対応する電極パッド２１０ａとはんだボール１６０ｂに対応する電極パッド２１０ｂとは、実装基板２００に設けられた第３の配線層２２０によって電気的に接続されている。 - 特許庁

A field oxidized layer isolates first and second high concentration diffusion regions from third and fourth high concentration diffusion regions.例文帳に追加

その導電型の第一高濃度拡散区、第一導電型と相反する第二導電型の第二高濃度拡散区、第二導電型の第三高濃度拡散区、及び第一導電型の第四高濃度拡散区は、井戸内に位置する。 - 特許庁

In the step (c), by forming the intermediate layer opening 15 in such a shape that the second dimension becomes smaller at a lower portion lower than at an upper portion, the third dimension is made smaller than the first dimension in the step (d).例文帳に追加

工程（ｃ）において、第２の寸法が上部よりも下部において小さくなる形状に中間層開口１５を形成することにより、工程（ｄ）において、第３の寸法を第１の寸法よりも小さくする。 - 特許庁

Then, an ultraviolet curing resin layer 14 is held between a third die 15 and the glass substrate 12, thereafter, is irradiated with ultraviolet rays through a diffuser plate 17 and the glass substrate 12 and is cured (process (e)).例文帳に追加

そして、第３の金型１５とガラス基板１２で、紫外線硬化型樹脂層１４を挟んだ後、拡散板１７とガラス基板１２を通して紫外線を照射し、紫外線硬化型樹脂層１４を硬化させた（ｅ）。 - 特許庁

The third conductive layer 23 has: a circuit formation part 28 for forming an electric circuit 6; and an outer side part 29 insulated from the circuit formation part 28 and disposed on the side of an outer peripheral part 3c of the board main body 3.例文帳に追加

第３導電層２３は、電気回路６を形成するための回路形成部２８と、この回路形成部２８とは絶縁され基板本体３の外周縁部３ｃ側に配置された外側部２９とを有する。 - 特許庁

The ground conductor 40 has a three layer structure including a first film 41 touching the contact 60, a second film 42 formed on the first film 41, and a third film 43 formed on the second film 42.例文帳に追加

接地導体４０はコンタクト部６０に接する第１の膜４１と第１の膜４１上に形成される第２の膜４２と、第２の膜４２上に形成された第３の膜４３とを含む三層構造を有する。 - 特許庁

The second internal electrode layer 26 has a third internal electrode 28 extended so that it is drawn out to a second side face 6 and a fourth internal electrode 30 extended so that it is drawn out to a fourth side face 10.例文帳に追加

第２の内部電極層２６は、第２の側面６に引き出されるように伸びる第３の内部電極２８と、第４の側面１０に引き出されるように伸びる第４の内部電極３０とを有する。 - 特許庁

In addition, the thickness of a p-type AlGaInP third cladding layer 107 is specified so that one portion of distribution regions 300A and 310A of the laser beam of the laser beam oscillation parts 300 and 310 overlaps each other.例文帳に追加

更に、各レーザ光発振部３００及び３１０のレーザ光の分布領域３００A及び３１０Aの一部が互いに重なり合うように、前記ｐ型AlGaInP第三クラッド層１０７の厚みが規定されている。 - 特許庁

The elastic boundary wave apparatus 1 includes: a first medium 11 formed of a piezoelectric material; a second medium 12 formed on the first medium 11; a third medium 13 formed between the first medium 11 and the second medium 12; an IDT electrode 16 provided between the first medium 11 and the third medium 13; and an optical catalyst layer 17 provided between the third medium 13 and the second medium 12.例文帳に追加

弾性境界波装置１は、圧電体からなる第１の媒質１１と、第１の媒質１１の上に形成されている第２の媒質１２と、第１の媒質１１と第２の媒質１２との間に形成されている第３の媒質１３と、第１の媒質１１と第３の媒質１３との間に設けられているＩＤＴ電極１６と、第３の媒質１３と第２の媒質１２との間に設けられている光触媒層１７とを備えている。 - 特許庁

Integrated circuit(IC) structure for an IC containing the multilayered dielectric stack includes a) a first dielectric layer which contains first dielectric material and covers a semiconductor substrate, b) a second dielectric layer which contains a second dielectric material and covers the first dielectric layer, c) a third dielectric layer which contains the first dielectric material and covers the first and second dielectric layers, and d) an electrode which covers the dielectric stack.例文帳に追加

多層誘電体スタックを含むＩＣのための集積回路（ＩＣ）構造は、ａ）第１の誘電体材料を含み、半導体基板を覆う第１の誘電体層と、ｂ）第２の誘電体材料を含み、第１の誘電体層を覆う第２の誘電体層と、ｃ）第１の誘電体材料を含み、第１および第２の誘電体層を覆う第３の誘電体層と、ｄ）誘電体スタックを覆う電極とを含む。 - 特許庁

The capacitor-embedded printed circuit board includes an insulating layer, a first electrode formed at one side of the insulating layer, a second electrode formed at one side of the first electrode, a dielectric layer formed at one side of the second electrode, and a third electrode formed at one side of the dielectric layer, so that the electrode of the capacitor is formed in a dual structure having the second electrode formed at the one side of the first electrode.例文帳に追加

本発明に係るキャパシタ内蔵型の印刷回路基板は、絶縁層と、絶縁層の一面に形成される第１電極と、第１電極の一面に形成される第２電極と、第２電極の一面に形成される誘電層と、誘電層の一面に形成される第３電極とを備え、第１電極の一面に第２電極を形成する二重構造にキャパシタの電極を構成することを特徴とする。 - 特許庁

In another embodiment, a method for process integration in manufacture of a photomask includes depositing a hard mask on a substrate in a first processing chamber, depositing a resist layer on the substrate, patterning the resist layer, etching the hard mask through apertures formed in the patterned resist layer in a second chamber, and etching a chromium layer through apertures formed in the hard mask in a third chamber.例文帳に追加

別の実施形態では、フォトマスク製造におけるプロセス集積方法は、第１の処理チャンバにおいて基板上にハードマスクを堆積するステップと、レジスト層を該基板上に堆積するステップと、該レジスト層をパターニングするステップと、第２のチャンバにおいて該パターニング済みレジスト層上に形成されたアパーチャを介して該ハードマスクをエッチングするステップと、第３のチャンバにおいて該ハードマスクに形成されたアパーチャを介してクロム層をエッチングするステップと、を含んでいる。 - 特許庁

The method for manufacturing the ZnO nanowire by using ultrasonic energy comprises: a first step of forming a Zn layer on the surface of a substrate; a second step of patterning the Zn layer; and a third step of putting the resulting substrate in a mixed solution of a Zn-containing solution with a Zn ionization solution and forming the ZnO nanowire on the Zn layer by using an ultrasonic generator.例文帳に追加

基板の表面にＺｎ層を形成する第１段階と、Ｚｎ層をパターニングする第２段階と、基板をＺｎを含む溶液とＺｎをイオン化する溶液との混合溶液に入れ、超音波発生器を使用し、Ｚｎ層上にＺｎＯナノワイヤを形成する第３段階とを含むことを特徴とする超音波エネルギーを利用したＺｎＯナノワイヤの製造方法である。 - 特許庁

The nonvolatile memory cell is built by using a variable resistance element which is composed of a variable resistance layer 11 changing its resistance by the applied voltage and a first electrode 104 and a second electrode 102 sandwiching the variable resistance layer 11; and a capacitor 12 which has an insulator layer 105 between the first electrode 104 or the second electrode 102 and the third electrode 106.例文帳に追加

印加される電圧パルスに従って抵抗値が変化する抵抗変化層１１と、抵抗変化層１１を挟む第１の電極１０４および第２の電極１０２と、を備える抵抗変化型素子と、第１の電極１０４または第２の電極１０２が第３の電極１０６の間に絶縁膜１０５を備えるキャパシタ１２から形成される不揮発性メモリセルである。 - 特許庁

The porous optical fiber includes a core 103 having a first refractivity extended in a longitudinal direction, an external cladding layer 101 having a second refractivity surrounding the core 103, and an internal cladding layer 102 having a third refractivity formed between the core 103 and the external cladding layer 101 and provided with a plurality of the air holes scattered therethrough.例文帳に追加

本発明の一実施形態による多孔光ファイバーは、第１の屈折率を有し、長さ方向に伸張されたコア１０３と、コア１０３を囲むように形成され、第２の屈折率を有する外側クラッド１０１と、前記１０３コアと外側クラッド１０１との間に形成され、複数のエアホールが散在された、第３の屈折率を有する内側クラッド１０２と、を具備する。 - 特許庁

The electron emitting element is manufactured through a first process forming a cathode electrode and an emitter layer 4 on a cathode substrate 1, a second process forming an insulation layer, a gate electrode, and gate holes 12 on a supporting substrate 5 different from the cathode substrate 1, and a third process sticking the supporting substrate 5 on the cathode substrate 1 in a state of positioning the gate holes 12 on the emitter layer 4.例文帳に追加

カソード基板１上にカソード電極及びエミッタ層４を形成する第１の工程と、カソード基板１と異なる支持基板５上に絶縁層、ゲート電極及びゲートホール１２を形成する第２の工程と、エミッタ層４上にゲートホール１２を位置合わせした状態でカソード基板１と支持基板５とを貼り合わせる第３の工程とによって電子放出素子を製造する。 - 特許庁

Production process of an electrode for electrochemical capacitor comprises a first step for forming a polarizable electrode layer on a current collector (steps S1-S3), a second step for embossing the surface of the polarizable electrode layer formed on the current collector (step S4), and a third step for flattening the surface of the embossed polarizable electrode layer (step S5).例文帳に追加

本発明による電気化学キャパシタ用電極の製造方法は、集電体上に分極性電極層を形成する第１の工程（ステップＳ１〜Ｓ３）と、集電体上に形成された分極性電極層の表面をエンボス加工する第２の工程（ステップＳ４）と、エンボス加工された分極性電極層の表面を平坦化する第３の工程（ステップＳ５）とを備えている。 - 特許庁

In the second process, the resist layer 6 is leveled to generate a difference in exposure amount needed for insolubilization between the resist layer 6 on the pedestal formation region 1a and the resist layer 6 on the pedestal non-formation region 1b, and in the third process, exposure conditions of the exposure light are so set that the resist pattern is formed in the pedestal formation region 1a in the fourth process.例文帳に追加

そして、第２工程でレジスト層６を均すことにより、台座形成領域１ａ上のレジスト層６と台座非形成領域１ｂ上のレジスト層６との間に、不溶化するのに必要な露光量の差を生じさせ、第４工程にて台座形成領域１ａにレジストパターンが形成されるように、第３工程にて露光光の露光条件を設定する。 - 特許庁

The ESD protection circuit 110 includes a bipolar transistor 121 comprising a first diffusion layer 115 of a first conductive type connected to a high potential power supply VDD, a second diffusion layer 114B of a second conductive type connected to a low potential power supply VSS, and a third diffusion layer 14A of the second conductive type connected to an input/output pad 101.例文帳に追加

本発明によるＥＳＤ保護回路１１０は、高電位電源ＶＤＤに接続される第１導電型の第１拡散層１１５と、低電位電源ＶＳＳに接続される第２導電型の第２拡散層１１４Ｂと、入出力パッド１０１に接続される第２導電型の第３拡散層１４Ａとによって形成されるバイポーラトランジスタ１２１を具備する。 - 特許庁

The manufacturing method of a semiconductor comprises a first process to form an insulating film including metal oxide on an Si substrate, a second process to form a first electrode layer constituted of amorphous Si on the insulating film and a third process to form a second electrode layer constituted of multi-crystal Si on the first electrode layer.例文帳に追加

Ｓｉ基板上に金属酸化物を含む絶縁膜を形成する第１の工程と、前記絶縁膜上に非晶質Ｓｉからなる第１の電極層を成膜する第２の工程と、前記第１の電極層上に多結晶Ｓｉからなる第２の電極層を成膜する第３の工程とを有することを特徴とする半導体装置の製造方法を用いる。 - 特許庁

The multilayer circuit board 100 being a motor driving circuit board has structure such that conductors of corresponding parts of a second layer 120, a third layer 130 and a fourth layer 140 being conductor layers under a space (void space) occupied by a sealing material 170 filled on the undersurface of a shunt resistance 12 being an electronic component having a wide surface of a conductor are not present.例文帳に追加

モータ駆動回路基板である多層回路基板１００は、導体の広い面を有する電子部品であるシャント抵抗１２の下面に充填された封止材１７０が占める空間（間隙空間）の下方の導体層である第２層１２０、第３層１３０、および第４層１４０の対応する部分の導体が存在していない構造となっている。 - 特許庁

A capacitance insulating film comprising a laminate film of hafnium oxide films 102, 103, 104 of first to third layers is formed on a lower electrode 101 of a capacitor, an oxygen ratio of the hafnium oxide films 102, 104 of the first and third layers to hafnium is greater than the oxygen ratio of the hafnium oxide film 103 of the second layer to hafnium.例文帳に追加

キャパシタの下部電極１０１上に、第１層〜第３層のハフニウム酸化膜１０２、１０３、１０４の積層膜で構成される容量絶縁膜が形成され、第１層、第３層のハフニウム酸化膜１０２、１０４のハフニウムに対する酸素比率は、第２層のハフニウム酸化膜１０３のハフニウムに対する酸素比率よりも大きい。 - 特許庁

The first capacitor, comprising the first electrode part 103a and the third electrode part 106a and the second capacitor that comprises the second electrode part 103b and the fourth electrode part 106b are connected in series by electrical connections formed by including the third electrode part 106a and the fourth electrode part 106b in the conductive layer 106.例文帳に追加

第３の電極部１０６ａ及び第４の電極部１０６ｂが導電層１０６に含まれることによる電気的接続によって、第１の電極部１０３ａ及び第３の電極部１０６ａからなる第１のキャパシタと、第２の電極部１０３ｂ及び第４の電極部１０６ｂからなる第２のキャパシタとは直列に接続されている。 - 特許庁

The SOI 100 includes: a silicon substrate 101; a first insulating film 102 formed on the silicon substrate 101; a second insulating film 103 formed on the first insulating film 102; a third insulating film 104 formed on the second insulating film 103; and a silicon layer 106 formed on the third insulating film 104.例文帳に追加

シリコン基板１０１と、シリコン基板１０１上に形成された第１絶縁膜１０２と、第１絶縁膜１０２上に形成された第２絶縁膜１０３と、第２絶縁膜１０３上に形成された第３絶縁膜１０４と、第３絶縁膜１０４上に形成されたシリコン層１０６とからなるＳＯＩ基板１００の構成を有する。 - 特許庁

In addition, a third insulator film 11 that is thinner and stable is formed as a result of thermal oxidation of a surface of the light receiving portion 5, a p-type impurity ion is injected in a surface portion of the light receiving portion 5 of an n-type semiconductor substrate 1 through this third insulator film 11 that is thin and stable, and a high-concentration surface p+ layer is formed.例文帳に追加

さらに、受光部５の表面を熱酸化して膜厚が薄く安定した第３の絶縁膜１１を成膜し、この膜厚が薄く安定した第３の絶縁膜１１を通してｎ型半導体基板１の受光部５の表面部にｐ型不純物イオンの注入が為されて高濃度表面ｐ＋層を形成する。 - 特許庁

Also, buried wiring 48 where one end is electrically connected to the second integrated circuit and the other is exposed from a back surface is formed on the semiconductor substrate 30, and a third integrated circuit that is formed on the surface layer of a third semiconductor substrate 40 is electrically connected to the second integrated circuit by the buried wiring 48.例文帳に追加

また、第２の半導体基板３０には一端が第２の集積回路に電気的に接続されかつ他端が裏面から露出された埋め込み配線４８が形成され、第３の半導体基板４０の表層に形成された第３の集積回路と第２の集積回路とが埋め込み配線４８により電気的に接続されている。 - 特許庁

The semiconductor layer element has the three waveguides 22A to C formed to the first to third ridge stripes 23A to C respectively as an index guide structure and whose oscillation wavelengths are shorter in the order of the first waveguide 22A, the second waveguide 22B, and the third waveguide 22C, and the semiconductor laser element emits laser beams with different wavelengths via each waveguide.例文帳に追加

本半導体レーザ素子は、第１から第３のリッジストライプ２３Ａ〜Ｃに、それぞれ、インデックスガイド構造として形成され、第１導波路２２Ａ、第２導波路２２Ｂ、及び第３導波路２２Ｃの順で、発振波長が短くなる３個の導波路２２Ａ〜Ｃを有し、相互に異なる波長のレーザ光を各導波路を経由して出射する。 - 特許庁

Then the optical semiconductor device has a third semiconductor region provided on a region of a semiconductor layer isolated from the first semiconductor region and second semiconductor region by an element isolation region, and having the first conductivity type, and a fourth semiconductor region provided between a semiconductor substrate and the third semiconductor region and having the first conductivity type.例文帳に追加

そして、素子分離領域により前記第１半導体領域および前記第２半導体領域と分離された半導体層の領域に設けられ、第１導電型を有する第３半導体領域と、前記半導体基板と前記第３半導体領域の間に設けられ、第１導電型を有する第４半導体領域とを備える。 - 特許庁

An interlayer insulating film 23 surrounding contact holes 26 for connecting a wiring 21 of a second wiring layer with a wiring 28 of a third wiring layer is constituted using the insulating material having relatively small Young's modulus compared with Young's modulus of the insulating material constituting the insulating film 25 surrounding the wiring groove 27.例文帳に追加

第２配線層の配線２１と第３配線層の配線２８とを接続するための接続孔２６を取り囲む層間絶縁膜２３を、配線溝２７を取り囲む絶縁膜２５を構成する絶縁材料が有するヤング率と比較して、相対的に小さいヤング率を有する絶縁材料で構成する。 - 特許庁

A diffractive spatial light modulator has a first substrate 1 and a second substrate 2 between which a liquid crystal layer 20 functioning as a first half wavelength retarder, a half wavelength plate 22 being a second half wavelength retarder, and a liquid crystal layer 21 functioning as a third wavelength retarder are arranged.例文帳に追加

回折型空間光変調器は、第１の基板１と第２の基板２とを有しており、その間には、第１の１／２波長リターダとして機能する液晶層２０、第２の１／２波長リターダである１／２波長板２２、第３の１／２波長リターダとして機能する液晶層２１が配置されている。 - 特許庁