「third layer」に関連した英語例文の一覧と使い方(39ページ目) - Weblio英語例文検索

A photoresist layer 9 is selectively formed on an SiO_2 film 8 at a first region R1 and a third region R3, and the SiO_2 film 8 at a second region R2 is removed by etching.例文帳に追加

第１の領域Ｒ１及び第３の領域Ｒ３のＳｉＯ２膜８上にホトレジスト層９を選択的に形成し、第２の領域Ｒ２のＳｉＯ２膜８をエッチングにより除去する。 - 特許庁

Breakages from the sintered metal fibers in the first and second layers 59a and 59b are filtrated in the third layer 59c to prevent admixture of a foreign matter of a metal fiber in the dope.例文帳に追加

第１層５９ａ，第２層５９ｂの金属繊維から生じる破損物は第３層５９ｃで濾過され、金属繊維異物としてドープに混入してしまうことがなくなる。 - 特許庁

A reflecting pixel electrode 11 (third metal film) and a second transparent conductive film 12 as a layer above it are patterned with the same mask pattern and subjected to a batch wet etching process using the same etchant.例文帳に追加

反射画素電極１１（第３の金属膜）とその上層の第２の透明導電性膜１２を同じマスクパターンでパターニングし、同じエッチング液を用いて一括ウェットエッチング処理した。 - 特許庁

The substrate for semiconductor chip loading is manufactured by etching at least an outermost third metal layer side of the member, so that solder ball connectable terminals are formed.例文帳に追加

上記の部材の最外層の第３金属側を少なくとも、はんだボール接続可能端子が形成されるようエッチングすることにより半導体チップ搭載用基板を製造する。 - 特許庁

The surface layer part 15 is formed of a foamed urethane with a smaller rebound resiliency and greater hysteresis loss and rebound time than those of a foamed urethane constituting the first to third center parts 11 to 13.例文帳に追加

表層部１５は、第１〜第３中央部１１〜１３を構成する発泡ウレタンよりも反発弾性が小さいと共にヒステリシスロス及び戻り時間が大きい発泡ウレタンからなる。 - 特許庁

Silicon particles are formed by immersing a silicon wafer into a third solution containing hydrofluoric acid (HF) and alcohols and then applying a voltage to the silicon wafer to form a porous silicon layer on the silicon wafer.例文帳に追加

シリコン粒子は、フッ化水素（ＨＦ）酸およびアルコール類を含む第３の溶液中に浸漬し、電圧を印加し、シリコンウエハ上にポーラスシリコン層を形成することによって形成される。 - 特許庁

When a high AC voltage signal is applied between the first and third electrodes, a fluid flow is induced between the electrodes excited to assist the delay of the peeling of a boundary layer.例文帳に追加

第１および第３の電極にわたって高いＡＣ電圧信号が与えられると、境界層の剥離の遅延を助ける励起された電極間の流体流を誘導する。 - 特許庁

The conductive layer 106 includes the third electrode part 106a facing the first electrode part 103a and the fourth electrode part 106b facing the second electrode part 103b.例文帳に追加

導電層１０６は、第１の電極部１０３ａと対向する第３の電極部１０６ａ及び第２の電極部１０３ｂと対向する第４の電極部１０６ｂを含む。 - 特許庁

Furthermore, the semiconductor device 10 includes a first main electrode, connected to the third diffusion layer 2, a second main electrode connected to the semiconductor substrate 21 and a bus line 12 connected to both ends of the gate electrode.例文帳に追加

さらに、第３の拡散層２７と接続する第１主電極と、半導体基板２１と接続する第２主電極と、ゲート電極の両端に接続されるバスライン１２とを含む。 - 特許庁

The first transfer electrode 3-1, the second transfer electrode 3-2, and the third transfer electrode 3-3 of a single layer transfer electrode structure are repeatedly arrayed in a vertical direction V.例文帳に追加

単層転送電極構造の第１転送電極３−１、第２転送電極３−２、第３転送電極３−３が、垂直方向Ｖに繰り返し配列されている。 - 特許庁

Providing a plurality of second vias 8 designed as such enlarges the surface areas of recesses 9a and increases corrugations on the third metal layer 10, and this further improves bonding wire adhesion.例文帳に追加

そして、そのような第２のビア８を複数設けることで、凹部９ａの面積が増加して、第３の金属層１０の凹凸も増加するため、ボンディングワイヤーの密着性は更に向上する。 - 特許庁

Then, a third resist layer 18 is selectively formed on the second insulating film located at the boundary between the side wall of the opening 10w and the bottom thereof from the back of the semiconductor substrate 10.例文帳に追加

次に、半導体基板１０の裏面から開口部１０ｗの側壁と底部との境界に位置する第２の絶縁膜上に、第３のレジスト層１８を選択的に形成する。 - 特許庁

In the third step, the first substrate is separated from the first functional region by irradiating a release layer 115 with light in a state wherein the first substrate is provided with a light blocking member 117.例文帳に追加

第３工程では、第１の基板と第１の機能性領域を、第１の基板に遮光部材１１７を設けた状態で分離層１１５に光照射して分離する。 - 特許庁

Additionally, the second semiconductor layer including a plurality of the layers are formed by repeating the first step, the second step, and the third step in this order.例文帳に追加

さらに、前記第１の工程と、前記第２の工程と、前記第３の工程と、をこの順に繰り返すことにより、複数の前記層を含む前記第２半導体層を形成する。 - 特許庁

The first and third strip line conductor layers 16, 19 are set mutually opposed via the dielectric layer.例文帳に追加

第１及び第２の段のストリップライン共振器Ｌ１、Ｌ２は、誘導体２と少なくとも第１、第２、第３及び第４のストリップライン導体層１６、１７１９，２０とグランド導体層２２，２５とを具備する。 - 特許庁

The first SRAM circuit 12 realizes the SRAM function with the SRAM cell and the wiring formed on the first to third wirings in the lower layer side among the wiring layers formed of six layers.例文帳に追加

第１ＳＲＡＭ回路１２は、ＳＲＡＭセルと、６層の配線層のうち、下層側の第１〜第３配線に形成された配線とによってＳＲＡＭ機能が実現されている。 - 特許庁

Heat generating resistors 11c-1 in the first region 11-1 traverse the surface side of the third region 11-3 via an insulating layer 11a and are pulled out up to the input/output terminals 11d-1 thereof.例文帳に追加

前記第１領域(11-1)の発熱抵抗線状体(11c-1) は前記第３領域(11-3)の表面側を絶縁層(11a) を介して横断し、その入出力端子(11d-1)まで引き出されている。 - 特許庁

A fourth insulation film 109 and a third insulation 108 film are polished and planarized, applying a CMP method so that the top of the plug 106 and the contact layer 106a is not exposed.例文帳に追加

プラグ１０６と密着層１０６ａの上面が露出しないように、第４の絶縁膜１０９および第３の絶縁膜１０８をＣＭＰ法により研磨して平坦化する。 - 特許庁

In the third step, it is prefereble to remove the masking oil layer by subjecting the film 11 to a discharge step, and as the discharge step, glow discharge step is preferable.例文帳に追加

第３工程においては、高分子フィルム１１に放電処理を施してマスキングオイル層を除去することが好ましく、このような放電処理としてはグロー放電が好ましい。 - 特許庁

The liquid crystal display element has a second liquid crystal layer formed to be brought into contact with the same electrode keeping a third liquid crystal for selecting and reflecting a second wavelength band, and a fourth liquid crystal for selecting and reflecting a third wavelength band different from the first wavelength band and the second wavelength band, and allowing a threshold voltage required for drive to differ from the third liquid crystal arranged in a pixel unit.例文帳に追加

液晶表示素子は、第二波長帯域を選択反射する第三液晶と、第一波長帯域及び第二波長帯域とは異なる第三波長帯域を選択反射し、駆動に要する閾値電圧が第三液晶とは異なる第四液晶とが、画素単位で配置される同一の電極に接して形成される第二液晶層を有する。 - 特許庁

The method includes steps of depositing a hard mask on a substrate in a first processing chamber, depositing a resist layer on the substrate, patterning the resist layer, etching the hard mask through apertures formed in the patterned resist layer in a second chamber, and etching a chromium layer through apertures formed in the hard mask in a third chamber.例文帳に追加

また、第１の処理チャンバにおいて基板上にハードマスクを堆積するステップと、レジスト層を該基板上に堆積するステップと、該レジスト層をパターニングするステップと、第２のチャンバにおいて該パターニング済みレジスト層上に形成されたアパーチャを介して該ハードマスクをエッチングするステップと、第３のチャンバにおいて該ハードマスクに形成されたアパーチャを介してクロム層をエッチングするステップと、を含んでいる。 - 特許庁

The formation method of a thin-film transistor comprises a first process for forming a source electrode and a drain electrode in the element side board, a second process for forming a semiconductor layer brought into contact with the source electrode and the drain electrode, a third process for forming a gate insulating layer which overlaps with the semiconductor layer, and a fourth process for forming a gate electrode which overlaps with the gate insulating layer.例文帳に追加

薄膜トランジスタの形成方法が、素子側基板にソース電極およびドレイン電極を設ける第１の工程と、前記ソース電極およびドレイン電極に接する半導体層を設ける第２の工程と、前記半導体層に重なるゲート絶縁層を設ける第３の工程と、前記ゲート絶縁層に重なるゲート電極を設ける第４の工程と、を包含している。 - 特許庁

This semiconductor device includes a first group III-V nitride semiconductor layer 12 and a second group III-V nitride semiconductor layer 13 having a large bandgap relative to that of the first group III-V nitride semiconductor layer 12, a third group III-V nitride semiconductor layer 21 having a p-type conductivity, and first ohmic electrodes 14, all of which are sequentially formed on a substrate 11.例文帳に追加

半導体装置は、基板１１の上に順次形成された、第１のIII−Ｖ族窒化物半導体層１２及び第１のIII−Ｖ族窒化物半導体１２と比べてバンドギャップが大きい第２のIII−Ｖ族窒化物半導体層１３と、ｐ型の導電型を有する第３のIII−Ｖ族窒化物半導体層２１と、第１のオーミック電極１４とを備えている。 - 特許庁

The method of raising the energy band gap of an aluminum oxide layer includes a first step of forming an amorphous aluminum oxide layer on a bottom film, a second step of introducing hydrogen (H) or hydroxyl group (OH) into the amorphous aluminum oxide layer, and a third step of crystallizing the amorphous aluminum oxide layer with the introduced hydrogen or hydroxyl group.例文帳に追加

下部膜上に非晶質アルミニウム酸化物層を形成する第１ステップと、非晶質アルミニウム酸化物層内に水素（Ｈ）または水酸基（ＯＨ）を導入する第２ステップと、水素または水酸基が導入された非晶質アルミニウム酸化物層を結晶化させる第３ステップと、を含むことを特徴とするアルミニウム酸化物層のエネルギーバンドギャップを高める方法である。 - 特許庁

In a negative electrode 12 including a negative electrode current collector 23 and a negative electrode active material layer 24 consisting of a plurality of columnar bodies 32 containing at least one alloy-based negative electrode active material selected from a group consisting of silicon, tin, silicon oxide, and tin oxide are contained, the columnar bodies 32 are formed by sequentially laminating a first layer 35, a second layer 36, and a third layer 37.例文帳に追加

負極集電体２３と、珪素、錫、珪素酸化物および錫酸化物よりなる群から選ばれる少なくとも１つの合金系負極活物質を含有する複数の柱状体３２からなる負極活物質層２４とを含む負極１２において、第１層３５、第２層３６および第３層３７を順次積層して柱状体３２を形成する。 - 特許庁

The thin-film transistor forming method includes a first process of forming a source electrode and a drain electrode on an element-side substrate, a second process of forming a semiconductor layer for covering the source electrode and the drain electrode, a third process of forming a gate insulation layer overlapping the semiconductor layer, and a fourth process of forming a gate electrode on the semiconductor layer.例文帳に追加

薄膜トランジスタの形成方法が、素子側基板にソース電極およびドレイン電極を設ける第１の工程と、前記ソース電極およびドレイン電極を覆う半導体層を設ける第２の工程と、前記半導体層に重なるゲート絶縁層を設ける第３の工程と、前記半導体層に重なるゲート絶縁層を設ける第４の工程と、を包含している。 - 特許庁

Regarding the laminated body as a fixing member used for an image forming apparatus in which the surface of a substrate is successively provided with: a first layer composed of heat resistant rubber; a second layer composed of an adhesive resin essentially consisting of a fluororesin; and a third layer composed of a fluororesin, the second layer is obtained using a reactive silicone compound.例文帳に追加

画像形成装置に使用する定着部材として、基体上に、耐熱性ゴムからなる第１の層、フッ素樹脂を主成分とする接着樹脂からなる第２の層、及びフッ素系樹脂からなる第３の層が順次設けられた積層体において、前記第２の層が、反応性シリコーン化合物を用いて得られることを特徴とする積層体を主たる構成にする。 - 特許庁

The method for manufacturing the laminated structure for the disk driving suspension assembly and the laminated structure uses the multilayer sheet having the first layer 50 made of the metallic spring material, the second layer 90 in between consisting of the electric insulation material and the third layer 70 consisting of the conductive material and uses only the wet etching process as the molding process of the second layer 90.例文帳に追加

金属ばね材からなる第１層５０と、電気絶縁材からなる中間の第２層９０と、導電材からなる第３層７０とを有する多層合わせシートを使用し、第２層９０の成形工程としてウェットエッチングのみを用いることを特徴とするディスク駆動サスペンションアセンブリ用の積層構造体の製造方法及びその積層構造体を提供する。 - 特許庁

The memory device includes a first electrode 14, a first ferroelectric polymer layer 16 formed over the first electrode 14, a second electrode 18, a second ferroelectric polymer layer 22 formed over the second electrode 18, a third electrode 24, and a protective layer 20 formed between the first ferroelectric polymer layer 16 and the second ferroelectric polymer layers 22.例文帳に追加

メモリ素子は、第１の電極１４と、第１の電極１４上に形成された第１の強誘電性ポリマー層１６と、第２の電極１８と、第２の電極１８上に形成された第２の強誘電性ポリマー層２２と、第３の電極２４と、第１の強誘電性ポリマー層１６と第２の強誘電性ポリマー層２２との間に形成された保護層２０とを有する。 - 特許庁

Moreover, the dielectric layer 2 includes a first buried oxide film 10 formed on the surface of the silicon substrate 1, a shield layer 11 formed under the first buried oxide film 10 oppositely to the element region, a second buried oxide film 12 formed in the periphery of the shield layer 11, and a third buried oxide film 13 formed below the shield layer 11 and the second buried oxide film 12.例文帳に追加

誘電体層２は、シリコン基板１の表面に形成された第１の埋込酸化膜１０と、素子領域に対向して第１の埋込酸化膜１０の下に形成されたシールド層１１と、シールド層１１の周りに形成された第２の埋込酸化膜１２と、シールド層１１および第２の埋込酸化膜１２の下に形成された第３の埋込酸化膜１３とを含む。 - 特許庁

The semiconductor device also includes a second gate electrode 109 formed on the channel layer 101 between the first gate electrode 103 and the source 104, the second gate electrode 109 being insulated from the first gate electrode 103, and a third gate electrode 111 formed on the channel layer 101 between the first gate electrode 103 and the drain 105, the third gate electrode 111 being insulated from the first gate electrode 103.例文帳に追加

また、第１ゲート電極１０３およびソース１０４の間のチャネル層１０１の上に、第１ゲート電極１０３と絶縁分離されて形成された第２ゲート電極１０９と、第１ゲート電極１０３およびドレイン１０５の間のチャネル層１０１の上に第１ゲート電極１０３と絶縁分離されて形成された第３ゲート電極１１１とを備える。 - 特許庁

This display element includes an organic light emitting layer which is successively arranged with metallic electrodes, first transparent electrodes, second transparent electrodes and third transparent electrodes, is arranged between the metallic electrodes and the first transparent electrodes and performs driving by each of pixels, and a guest-host liquid crystal layer which is arranged between the second transparent electrodes and the third transparent electrodes and performs driving by each of the pixels.例文帳に追加

金属電極と第１の透明電極、第２の透明電極、第３の透明電極が順に配置され、金属電極と第１の透明電極との間に配置され画素毎に駆動を行う有機発光層と、第２の透明電極と第３の透明電極との間に配置され画素毎に駆動を行うゲスト・ホスト液晶層とを具備する事を特徴とする表示素子。 - 特許庁

A plurality of parallel second level metal runners are formed within the second insulating layer, and a plurality of conductive vias and third level metal runners are formed within the third insulating layer to interconnect the plurality of second level metal runners, forming a continuously conductive structure having a generally helical shape and disposed partially within the outer transformer winding.例文帳に追加

複数の平行する第２のレベルの金属ランナを第２の絶縁層の中に形成し、複数の導電性バイアおよび第３のレベルの金属ランナを第３の絶縁層の中に形成して複数の第２のレベルの金属ランナを接続して、全体的に螺旋形状を有するとともに、外部トランスフォーマ巻線内に部分的に配置された連続導電構造体を形成する。 - 特許庁

A plurality of (first to third) light receiving pn junction diodes D1 to D3 are formed by providing a plurality of (first to third) p-type regions 31 to 33 at different depths from the surface of an n-type semiconductor layer 2 at different positions of the n-type semiconductor layer 2 which is provided on a p-type semiconductor substrate 1 with substantially uniform thickness.例文帳に追加

ｐ型の半導体基板１上にほぼ均一な厚さのｎ型半導体層２が設けられ、そのｎ型半導体層２の異なる場所に、ｎ型半導体層２の表面から複数個（第１〜第３）のｐ型領域３１〜３３が異なる深さで設けられることにより、複数個（第１〜第３）の受光用ｐｎ接合ダイオードＤ１〜Ｄ３が形成されている。 - 特許庁

The method for processing a semiconductor substrate includes a first processing step for polishing the metal layer on a barrier layer, a second processing step for oxidizing the metal layer left on the insulating layer by supplying an oxidizing processing liquid after the first processing step, and a third processing step for polishing the oxidized metal layer with a chemical/mechanical water system dispersing element after the second processing step.例文帳に追加

本発明の半導体基板の処理方法は、バリア層上の金属層を研磨する第１の処理工程と、前記第１の処理工程後において、前記絶縁層の上に残留する金属層を、酸化性の処理液を供給することにより酸化させる第２の処理工程と、前記第２の処理工程後において、酸化処理された金属層を、化学機械研磨用水系分散体を用いて研磨する第３の処理工程と、を含む。 - 特許庁

The steel cord 10 has a three-layer structure obtained by successively twisting a first layer A composed of three wires 11, a second layer B positioned on the outer periphery side thereof and including nine wires 12, and a third layer C positioned on the outer periphery side of the second layer B and including fifteen wires 13.例文帳に追加

３本の素線１１からなる第１層Ａと、その外周側に９本の素線１２を含む第２層Ｂと、第２層Ｂの外側に１５本の素線１３を含む第３層Ｃとを順次撚り合わせてなる３層構造のスチールコード１０において、第１層Ａと第２層Ｂとの間に未加硫ゴム配合物Ｒを挿入し、未加硫ゴム配合物Ｒの断面積Ｓを下式（１）及び（２）にて表される最小値Ｓ_min 及び最大値Ｓ_max に対してＳ_min ≦Ｓ≦Ｓ_max の関係にする。 - 特許庁

A method for manufacturing a p-type gallium nitride compound semiconductor comprises a first step of manufacturing a gallium nitride compound semiconductor layer 3 in which a p-type impurity is added, a second step of manufacturing a catalytic layer 7 made of a metal or the like on the layer 3, and a third step of heat treating the layer 3 in a state in which the layer 7 is attached.例文帳に追加

この発明のｐ型窒化ガリウム系化合物半導体の作製方法では、ｐ型不純物を添加した窒化ガリウム系化合物半導体層３を作製する第１の工程と、その窒化ガリウム系化合物半導体層３上に金属等からなる触媒層７を作製する第２の工程と、その触媒層７を付けた状態での窒化ガリウム系化合物半導体層３を熱処理する第３の工程とを含む、ことを特徴とする - 特許庁

Of the electrode board for the dye-sensitized solar cell provided with a transparent base material, and a transparent electrode formed on one face of the transparent electrode, the transparent electrode is equipped with a transparent first conductive layer made of metal oxide formed on the transparent base material, a second conductive layer made of a metal formed on the first conductive layer, and a third conductive layer made of carbon formed on the second conductive layer.例文帳に追加

透明基材と、透明基材の片面に形成された透明電極とを有する色素増感型太陽電池用電極基板であって、その透明電極が、透明基材の上に形成された金属酸化物製の透明な第１導電層、第１導電層の上に形成された金属製の第２導電層、及び、第２導電層の上に形成されたカーボン製の第３導電層を有することにより、上記課題を解決した。 - 特許庁

An empty space for one tray portion is ensured in each of both end sections on one diagonal line of the circular transit ways in every layer of the first to the third layers in a state to set one tray 4 on the lift 3a, and the circulating operation can be separately performed in every layer.例文帳に追加

そして、リフト３ａ上に１枚のトレー４がある状態で、第１〜３層すべての層における循環移送路の一方の対角線上の両端部にそれぞれトレー１枚分の空きスペースが確保され、各層個別に循環運転可能とされている。 - 特許庁

The inter-wiring distance of a third layer wiring M3 which is the uppermost layer wiring is set as a distance d1, sufficiently smaller than the grain diameter (2.X) of a filler 20, for example, 1 μm or smaller, or a distance d2 sufficiently larger than the grain diameter of the filler 20, for example, 4 μm or larger.例文帳に追加

最上層配線である第３層配線Ｍ３の配線間距離をフィラー２０の粒径（２・ｘ）よりも十分に小さい距離ｄ１たとえば１μｍ以下、またはフィラー２０の粒径よりも十分に大きい距離ｄ２たとえば４μｍ以上とする。 - 特許庁

A package body 1 is configured in such a way that a rectangular flat first layer 1a, and rectangular annular second and third layers 1b and 1c having different opening areas are laminated, and a shelf portion being rectangular annular in plan view is formed on the top surface of the second layer 1b.例文帳に追加

パッケージ本体１は、矩形平板状の第一層１ａと、開口面積の異なる矩形環状の第二層１ｂ及び第三層１ｃが積層して構成され、第二層１ｂの上面に平面視で矩形環状の棚部が形成されている。 - 特許庁

The light shielding layer BM is an insulator which is provided on a position corresponding to a separation region between the second and third electrodes 24 of a surface on the side of the light emitting layer 26 of the first electrode 22, shields the irradiation light IL and the reflected light RL, and has an opening.例文帳に追加

遮光層ＢＭは、第１電極２２の発光層２６側の表面のうち第２，第３電極２４間の離間領域に対応する位置に設けられ、照射光ＩＬと反射光ＲＬを遮光すると共に開口部が形成された絶縁体である。 - 特許庁

The wiring board 10 comprises a first conductor 20 and a second conductor 30 whose electrical potentials are equal to each other, a dielectric layer 40 provided between the first conductor 20 and the second conductor 30, and a third conductor 50 embedded in the dielectric layer 40.例文帳に追加

配線基板１０は、電位が等しい第１の導体２０および第２の導体３０と、第１の導体２０と第２の導体３０との間に設けられた誘電体層４０と、誘電体層４０に埋設された第３の導体５０とを備える。 - 特許庁

It further includes second conductivity type fourth semiconductor layers 4 disposed respectively to make contact with the upper portion of the third semiconductor layer, between the second semiconductor layers and first conductivity type fifth semiconductor layers 5 formed respectively on the surface of the fourth semiconductor layer.例文帳に追加

装置は更に、第２半導体層間で第３半導体層の上部と夫々接するように配設された第２導電型の第４半導体層４と、第４半導体層の表面に夫々形成された第１導電型の第５半導体層５と、を有する。 - 特許庁

One end of the L-shaped conductor pattern 111 is connected to the scoop-shaped conductor pattern, and the other end is connected to the end part 114 and the end part 115 of the linear conductors 107 in the J-shaped conductor patterns 106 in the first layer 102 and the third layer 104.例文帳に追加

Ｌ字状導体パターン１１１の一端は前記柄杓型導体パターンに繋がり、その他端１１６は第１層１０２及び第３層１０４のＪ字導体パターン１０６の直線状導体１０７の端部１１４及び１１５に接続されている。 - 特許庁