「time-clock」に関連した英語例文の一覧と使い方(25ページ目) - Weblio英語例文検索

The parent clock is provided with a time signal forming circuit to receive standard electric waves, and form a time signal that can be received by a driving coil 35 in the child clock 3, and a transmission circuit and coil to transmit this signal.例文帳に追加

親時計は、標準電波を受信して子時計３のモータ駆動用コイル３５で受信可能な時刻信号を作成する時刻信号作成回路と、この信号を送信する送信回路およびコイルを備える。 - 特許庁

The mobile phone incorporates a radio controlled clock receiving part 11 for receiving time radio waves and a radio controlled clock information processing part 10 for creating time information for correction for an RTC circuit 6 based upon the received signal.例文帳に追加

時刻電波を受信する電波時計受信部１１と、その受信信号に基づいてＲＴＣ回路６のための校正用時刻情報を生成する電波時計情報処理部１０とを内蔵する。 - 特許庁

To ensure a stable operation even when there are a time delay difference between synchronous circuit blocks caused by different manufacturing conditions, and a time delay difference between clock signals generated by independent clock generation circuits.例文帳に追加

同期型回路ブロック間に製造条件の違いによる遅延時間差や、独立したクロック生成回路によって生成されるクロック信号間に遅延時間差があっても、これに係わらず安定動作を保証する。 - 特許庁

A clock control part 3 stores normal data except error blocks even when hour data or minute data among time code signals becomes in error at the reception of standard radio waves and moves time data forward by an internal clock 6.例文帳に追加

時計制御部3は、標準電波受信時にタイムコード信号中の時データ或いは分データがエラーとなったときもエラーブロック以外の正常データを格納し、内部時計6によって時刻データを歩進させる。 - 特許庁

The network composite machine 100 has a clock means 114, and acquires the present time information for adjusting the clock means 114 from the time server 200, 202 or 204 connected to the network 250.例文帳に追加

ネットワーク複合機１００は、時計手段１１４を有するとともに、ネットワーク２５０に接続されたタイムサーバ２００、２０２または２０４から、時計手段１１４を調整するための現在時刻情報を取得する。 - 特許庁

By the use of both a delayed clock signal produced using the latch circuit and the original clock signal having no delay, the pulse generation circuit generates a pulse signal having the time width corresponding to the delay time of the latch.例文帳に追加

パルス生成回路では、ラッチ回路を用いてクロック信号を遅延させた遅延クロック信号と、遅延させない元のクロック信号を用いて、ラッチの遅延時間に相当する時間幅のパルス信号を生成する。 - 特許庁

To provide a time error compensation device for compensating the time error between a transmitter sample clock inside a multi-carrier transmitter and a receiver sample clock inside a multi-carrier receiver.例文帳に追加

マルチキャリア送信機内の送信機サンプルクロックとマルチキャリア受信機（ＲＸ１、ＲＸ２）内の受信機サンプルクロック（ＣＬＫ）との間の時間誤差（ε、Δｋ）を補償する時間誤差補償装置（ＴＣＯＭＰ）を提供すること。 - 特許庁

A reproducing unit (17) sequences each scene in the broadcasting contents recorded, in the order, that corresponds to the date or the clock time which is denoted by the topic clock time information which has been associated with the scene and then recorded.例文帳に追加

再生部（１７）は、録画された放送コンテンツにおける各シーンを、当該シーンに対応付けられて記録された話題時間情報によって表される日付又は時刻の順に並べて見出し表示する。 - 特許庁

To make a phase adjustment circuit not receive an influence caused by a phase deviation between a signal based on a reference clock and a signal based on a frequency dividing clock signal in the phase adjustment circuit in a time switch for writing time division data composed of frames into a memory on the basis of the reference clock and controlling read-out on the basis of a frequency dividing clock.例文帳に追加

本発明はフレーム構成の時分割データを基準クロックに基づいてメモリに書き込んで分周クロックにより読み出し制御を行う時間スイッチにおける位相調整回路に関し，基準クロックに基づく信号と分周クロック信号に基づく信号の位相ずれに対して影響を受けないようにすることを目的とする。 - 特許庁

As a delay time in the next period of a delay clock signal SAE is set based on the pulse signal PULSE generated based on the trailing edge of the input clock signal CKi, even if a period of the input clock signal CKi is varied, a delay time of the delay clock signal SAE can be varies quickly adjusting its variation.例文帳に追加

入力クロック信号ＣＫｉの立ち下がりエッジに基づいて生成したパルス信号PULSEに基づいて、遅延クロック信号ＳＡＥの次の周期での遅延時間を設定するため、入力クロック信号ＣＫｉの周期が変化しても、その変化に合わせて、遅延クロック信号ＳＡＥの遅延時間を迅速に変化させることができる。 - 特許庁

Each apparatus constituting a monitoring control system is provided, by a clock function comprising an arithmetic means for calculating an internal time TD by synthesizing a time signal synchronized with a reference time signal obtained from a reference clock 4 and an auxiliary time TA obtained by counting clock signals of a period of 1 mS, with the internal time by a unit of 1 mS in synchronism with the reference time signal TR.例文帳に追加

監視制御システムを構成する各装置に、基準時計４から得た基準時刻信号ＴＲと同期した時刻信号ＴＵと、１ｍＳ周期のクロック信号ＣＫをカウントして得た補助時刻ＴＡとを合成して内部時刻ＴＤを演算する演算手段から構成される時計機能により、前記基準時刻信号ＴＲに同期した１ｍＳ単位の内部時刻ＴＤを備えた監視制御システムを提供する。 - 特許庁

To provide a time control device and a clock capable of optimizing the receiving cycle of a time signal by varying the receiving cycle of the time signal according to a difference between a first time indicated by a time code and a second time clocked in the interior.例文帳に追加

タイムコードなどによって示される第一の時刻と内部で刻時される第二の時刻の差によって時刻信号の受信周期を変更することにより、時刻信号の受信周期を最適化することができる時刻制御装置及び時計を提供する。 - 特許庁

A second delay synchronizing circuit generates a second clock signal by delaying the external clock signal just for second prescribed time in response to the inverted signal of the output signal of the duty cycle corrector and the inverted signal of the feedback clock signal.例文帳に追加

第２遅延同期回路はデューティサイクル補正器の出力信号の反転信号とフィードバッククロック信号の反転信号に応答して外部クロック信号を第２所定時間だけ遅延させて第２クロック信号を発生する。 - 特許庁

Since ΔΣ modulation output processed in accordance with a multiplication clock of 1024fs, which a PLL part 60 generates, is formed in synchronizing with a clock CK of 256fs, influence of jitter (time-base error) existing in the multiplication clock is avoided.例文帳に追加

ＰＬＬ部６０が発生する１０２４ｆｓの逓倍クロックに従って処理されたΔΣ変調出力を、２５６ｆｓのクロックＣＫに同期させて成形するので、逓倍クロックに存在するジッタ（時間軸誤差）の影響を回避する。 - 特許庁

When a break of signal is detected, the switches 18 and 19 are connected to '2' and clock compensation is performed by the output (the clock compensation value at the time of the signal reception) of the clock compensation value extracting circuit 24 as long as the break of signal continues.例文帳に追加

信号断が検出された場合には、スイッチ１８，１９を「２」に接続し、信号断状態が続く限りはクロック補正値抽出回路２４の出力（信号受信時のクロック補正値）によりクロック補正を施すようにする。 - 特許庁

A drive clock is inputted with a different timing to each clock line of the plurality of systems, and imaging is performed while setting a different exposure storage time for each column in a unit matrix being formed by each clock line of the plurality of systems.例文帳に追加

これら複数系統の各クロック線に異なるタイミングで駆動クロックを入力することで、複数系統の各クロック線にて形成される単位マトリクス内のカラムごとに異なる露光蓄積時間を設定して撮像する。 - 特許庁

At the time of communication with another device which is so set that a clock to be used for data transmission/reception may be outputted, it is so set that the clock inputted from the clock terminal may be used for data transmission/reception in the data latch part 4.例文帳に追加

一方、データの送受に用いるクロックを出力するよう設定されている他装置の通信を行う場合には、クロック端子から入力するクロックを、データラッチ部４におけるデータの送受に使用するよう設定する。 - 特許庁

To provide a method for manufacturing a semiconductor integrated circuit for reducing power consumption in the distribution of a clock signal, for compensating the amplitude of the clock signal, and for unifying the delay time of the clock signal of each distributed path.例文帳に追加

クロック信号の分配において低消費電力化を図り、クロック信号の振幅を補償しつつ、分配経路毎のクロック信号の遅延時間を均一化することができる半導体集積回路の製造方法を提供する。 - 特許庁

The semiconductor design support device 100 specifies: a clock distribution circuit which becomes an adjustment object of propagation delay time which clock signal propagates; and a noise cycle of a noise source which gives influence of cyclic noise to the clock distribution circuit.例文帳に追加

半導体設計支援装置１００は、クロック信号が伝播する伝播遅延時間の調整対象となるクロック分配回路と、クロック分配回路に周期的なノイズの影響を与えるノイズ源のノイズ周期を特定する。 - 特許庁

As for the clock signal frequency and operating voltage of each clock domain of the processor, a pair of the clock signal frequency and operating voltage minimizing a rate of energy delay square products with respect to first and second time intervals is selected.例文帳に追加

プロセッサの各クロック・ドメインのクロック信号周波数および動作電圧は、第１および第２時間間隔に対するエネルギー遅延二乗積の比を最小にするクロック信号周波数および動作電圧のペアが選択される。 - 特許庁

To provide a clock identification recovery circuit and a clock identification recovery method that can establish synchronization in a short time after an input data signal is received and conduct proper clock identification recovery while dealing with the input data signal with jitter.例文帳に追加

入力データ信号が入力されてから短時間で同期が確立でき、ジッタを持った入力データ信号に対応して、適切なクロック識別再生を行うクロック識別再生回路及びクロック識別再生方法を提供する。 - 特許庁

To solve the problem that a timer-starting circuit, which is provided with a clock generation circuit and generates a clock of one cycle of T from the clock generation circuit with a timer start signal as a trigger and outputs it to a counter, causes an error to time immediately after the counter is started up.例文帳に追加

クロック生成回路を設け、このクロック生成回路からタイマスタート信号をトリガとして１周期Ｔのクロックを発生させ、カウンタに出力するようにしたものにおいては、カウンタ起動直後の時間に誤差が発生する。 - 特許庁

Thus, the decoding is started for the line address and the column address from the time the clock is still L and the decoding can be finished, before the clock cycle starts for various operations, and the clock periods can be shortened for various operations to conduct reading/writing at high speed.例文帳に追加

これにより、クロックがＬの時より、行アドレス及び列アドレスのデコードを開始するため、各動作クロックサイクルの立ち上がりには、デコードを終了でき、動作クロック周期が短くでき、リード・ライトを高速に行うことができる。 - 特許庁

In a control device to control the operation of the apparatus 1, a calendar clock which can count time, for example, in months is included, and a target hot-water storage temperature is set in the clock beforehand in each season, which is decided by the clock.例文帳に追加

給湯器１の作動を制御する制御装置には、例えば月単位の時間を計数できるカレンダー時計が内蔵され、このカレンダー時計によって判断される季節ごとに予め目標貯湯温度が設定されている。 - 特許庁

Because making this structure such, the clock on the transmitting side is made continuously synchronized with the clock on the receiving side as a master clock, which makes high-quality AV reproduction available on both the transmitting and the receiving sides; and at the same time, shift in lip-synch problem can be solved also.例文帳に追加

このようにすることで、受信側をマスタークロックとして、送信側クロックを連続的に同期させることで、送受側ともに、高品質のＡＶ再生が可能となり、併せてリップシンクのズレの問題も解決できる。 - 特許庁

At the time, the two kinds of internal clocks are prepared from a reference clock, an analog value is fetched in synchronism with one of the clocks and it is digitally converted by one clock by the parallel processings and serially arranged and outputted in synchronism with the other clock.例文帳に追加

その際、基準クロックから内部クロックを２種類作成し、一方のクロックに同期させてアナログ値を取り込んでそれを並列処理でデジタルに１クロックで変換し、他方のクロックに同期させて直列に並べて出力する。 - 特許庁

In driver data-outputting clock selection parts 102 and driver data control parts 104 which are provided by the number of connected data driver modules, a phase of a driver data in a data driver module unit is adjusted and, at the same time in a driver clock-outputting clock selection part 103 and a driver clock control part 105, a phase of each driver clock is adjusted.例文帳に追加

接続されるデータドライバモジュールの個数だけ備えられたドライバデータ出力用クロック選択部１０２及びドライバデータ制御部１０４において、データドライバモジュール単位でのドライバデータの位相を調整する一方、ドライバクロック出力用クロック選択部１０３及びドライバクロック制御部１０５において、各ドライバクロックの位相を調整する。 - 特許庁

To provide a master clock device, for synchronizing the clocking of a slave clock by a master clock with kinds of synchronization method, namely a time signal and a timecode signal, via an existing signal line, and selecting a plurality of types of slave clocks on the signal line, and easily synchronizing the clocking of the salve clock with that of the master clock, even if they differ.例文帳に追加

本発明は、親時計が既存の信号線を介して２種類の同期方法、時報信号とタイムコード信号、により子時計の計時を同期させて、信号線上に子時計の種類を複数選択でき、かつ、子時計の計時が親時計のそれと異なっても容易に同期させることができる親子時計装置を提供する。 - 特許庁

A counter clock cycle switching part 9 supplies a reference clock FCLK as a counter clock CCLK when up and down count operation are started, and switches the cycle of the counter clock CCLK to 4, 8, 32 times when time that is 100, 500, 1300 times larger than the reference clock cycle passes from an operation start point.例文帳に追加

カウンタクロック周期切替部９は、アップカウント動作およびダウンカウント動作の開始時点で、基準クロックＦＣＬＫをカウンタクロックＣＣＬＫとして供給し、動作開示時点から基準クロック周期の１００倍、５００倍、１３００倍の時間が経過した時点でカウンタクロックＣＣＬＫの周期を４倍、８倍、３２倍にそれぞれ切り替える。 - 特許庁

In this constitution, retrieving operation of 2 or more can be performed at the same time over to extend clock cycle or more.例文帳に追加

この構成では、２以上の検索動作を１以上のクロックサイクルに渡って同時に実行可能である。 - 特許庁

A broad band, use of many frequencies are attained by using a time-varying frequency for a sampling clock.例文帳に追加

サンプリング・クロックに対して時変周波数を使用することによって、ブロードバンド、多周波の使用が達成される。 - 特許庁

To allow employees to confirm the attendance/clock-out time after a rounding calculation used for calculating office hours.例文帳に追加

就業時間計算に用いるまるめ計算後の出退勤時刻を従業者が確認できるようにする。 - 特許庁

To provide a decorative clock capable of indicating a current time zone by a display of a large pattern and hue.例文帳に追加

現在の時間帯を大きな絵柄や色相等の表示で表示できる装飾時計を提供することにある。 - 特許庁

To provide a print job controller capable of managing a printing state without providing an expensive real-time clock.例文帳に追加

高価なリアルタイムクロックを装備することなく印刷状態の管理可能なプリントジョブ制御装置を提供する。 - 特許庁

To provide an on-vehicle radio-controlled timepiece system for performing surely date-and-time correction of an on-vehicle radio-controlled clock.例文帳に追加

車載用電波時計の日時補正を確実に行うための車載用電波時計システムを提供する。 - 特許庁

Accordingly, it is not required for the external oscillator 3 to perform oscillation operation to obtain the reference clock signal all the time.例文帳に追加

したがって、外部発振子３を発振動作させて基準クロック信号を常時得る必要がなくなる。 - 特許庁

To provide a clock that does not display wrong time even when touched by hand and can reduce power consumption to a low level.例文帳に追加

手で触れても時刻表示が狂わず、電力消費を小さく抑えることができる時計を提供する。 - 特許庁

Information on time difference and information on biological clock are input from an input unit 16 to an information acquisition unit 31.例文帳に追加

入力部１６から時差の情報と体内時間の情報が情報取得部３１に入力される。 - 特許庁

First of all, a CPU sends out a start address from an address bus to a memory during time t0 corresponding to 1 clock.例文帳に追加

まず、１クロックに相当する時間（Ｔ０）の間に、ＣＰＵはアドレスバスからスタートアドレスをメモリに送出する。 - 特許庁

To accurately control a duty ratio of a clock signal even if there is circuit production tolerance or fluctuation with lapse of time.例文帳に追加

回路の製造ばらつきや経時変動があっても、クロック信号のデューティ比を精度よく制御すること。 - 特許庁

To provide a semiconductor integrated circuit having small unevenness in delay time of a clock signal supplied thereinto.例文帳に追加

内部に供給されるクロック信号の遅延時間のばらつきが少ない半導体集積回路を提供する。 - 特許庁

Many people start a new life in April, and the alarm clock market is very active at this time. 例文帳に追加

多くの人々が４月に新生活を始めるので，この時期は目覚まし時計市(し)場(じょう)がとても活発だ。 - 浜島書店 Catch a Wave

A first counter 10 generates a timing signal S10 to be asserted every time counting the bit clock BCK M times.例文帳に追加

第１カウンタ１０は、ビットクロックＢＣＫをＭ回カウントするごとにアサートされるタイミング信号Ｓ１０を生成する。 - 特許庁

Only at the time of inputting the lower ten bits of input voice data, a clock is inputted to the bank 20.例文帳に追加

下位レジスタバンク２０には、入力音声データの下位１０ビットを取り込む場合のみ、クロックが入力される。 - 特許庁

To provide an analog/digital mixedly mounted semiconductor device capable of suppressing a circuit current at the time of stopping a clock to low.例文帳に追加

クロックの停止時の回路電流を低く押さえることができるアナログ・デジタル混載半導体装置を提供する。 - 特許庁