「upper- layer」に関連した英語例文の一覧と使い方(136ページ目) - Weblio英語例文検索

A manufacturer forms a filled layer 21 by performing filling treatment using a wood filler containing a UV-curing type resin of high specific gravity, on an upper face of a high specific gravity plywood 1 made of eucalyptus, and bonds a decorative material 41 comprising an olefin sheet onto the filled layer 21, after applying an adhesive not substantially containing moisture, on an upper face of the filled layer 21.例文帳に追加

製造者は、ユーカリ製の高比重合板基材１の上面に、高比重のＵＶ硬化型樹脂を含む目止め剤を用いた目止め処理を施すことによって目止め層２１を形成し、目止め層２１の上面に、実質的に水分を含まない接着剤を塗布してから、オレフィンシートを用いてなる化粧材４１を目止め層２１の上面に貼り合わせる。 - 特許庁

A first overlapping error measurement mark 100 having a recessed lower mark 11A and a first upper layer mark 13A, and a second overlapping error measurement mark 200 having a projecting lower layer mark 11B and a second upper layer mark 13B are arranged on the same substrate 10, and first and second overlapping error measurement marks 100 and 200 measure the overlapping error.例文帳に追加

同一の基板１０上に、凹型下層マーク１１Ａと第１の上層マーク１３Ａとを有する第１の重ね合わせ誤差測定マーク１００と、凸型下層マーク１１Ｂと第２の上層マーク１３Ｂとを有する第２の重ね合わせ誤差測定マーク２００とを設け、第１および第２の重ね合わせ誤差測定マーク１００，２００により重ね合わせ誤差を測定する。 - 特許庁

In the organic electroluminescence display device wherein at least a lower electrode 36, an upper electrode 38, and an organic electroluminescence layer 16 interposed between these electrodes and emits light are formed on a transparent substrate 2, a switching transistor 40 which includes an organic semiconductor layer 48 and drives the organic electroluminescence layer is provided on the upper electrode 38.例文帳に追加

透明基板２上に、少なくとも下部電極３６と、上部電極３８と、これらの両電極に挟まれて発光する有機エレクトロルミネセンス層１６とを形成してなる有機エレクトロルミネセンス表示装置において、前記上部電極３８上に、有機半導体層４８を含み前記有機エレクトロルミネセンス層を駆動するスイッチングトランジスタ４０を設ける構成にする。 - 特許庁

The semiconductor device and its manufacturing method are provided with an accurate positioning mark by having a semiconductor board 4 providing a circuit element, an insulation layer 1 provided on the semiconductor board 4 and having an opening part 2, and positioning marks 3, 5 provided in the insulation layer 1, exposing the upper face on the opening part 2 and covered by the insulation layer other than the upper face.例文帳に追加

回路素子が設けられた半導体基板４と、前記半導体基板４上に設けられ、開口部２を有する絶縁層１と、前記絶縁層１中に設けられ、前記開口部２にその上面が露出し、上面以外は前記絶縁層で被覆された位置合わせマーク３，５とを有することで、高精度な位置合わせマークを備えた半導体装置及びその製造方法。 - 特許庁

Thereafter, a predetermined pattern is drawn on a surface of the laminate 10 with the output beam for melting and vanishing at least one upper colored layer from the laminate 10, only the pattern is melted and vanished from the one upper colored layer of the laminate 10, and a colored layer under the melted and vanished layer or its irradiated surface itself is externally exposed as a predetermined pattern.例文帳に追加

この後、有色層積層部１０から少なくとも上層１層の有色層を溶解消失させる出力のレーザ光線Ｌで有色層積層部１０の表面に所定のパターンを描いて、有色層積層部１０の少なくとも上層１層の有色層から所定のパターンだけを溶解消失させ、その溶解消失した有色層より下層の有色層又は被照射面そのもののを所定のパターンとして外部に露出させる。 - 特許庁

A mixed layer 12 of a gradient compsn, in which a carbide forming element and its carbide are mixed and a carbide content is reduced as it is away from a substrate 11, is formed on the resinous substrate 11 and the most upper layer 13 is formed on a surface of the mixed layer 12.例文帳に追加

樹脂製の基体１１の表面上に、炭化物形成元素とその炭化物とが混合され基体から離れるに従ってその炭化物の含有量が少なくなる傾斜組成の混合層１２を形成し、その混合層１２の表面上に最上層１３を形成する。 - 特許庁

To provide a semiconductor device in which a space formed in a dielectric layer and a high-potential semiconductor region are stably adjusted to designated position relation by forming the semiconductor device by using a laminated structure constituted by laminating a substrate, the dielectric layer, and an upper semiconductor layer, and a manufacturing method thereof.例文帳に追加

基板と誘電体層と上部半導体層が積層構造体を利用して半導体装置を形成し、誘電体層に形成する空間と高電位半導体領域が安定して所定の位置関係に調整される半導体装置及びその製造法を提供する。 - 特許庁

A semiconductor device includes: the lower layer wire 2; a wiring part 32; the upper layer wire 1 having a first wide part 22 with a wiring width wider than the wiring part 32; and a contact forming part 26 where the contact part 3 for connecting the lower layer wire 2 to the first wide part 22 is arranged.例文帳に追加

半導体装置は、下層配線２と、配線部分３２、及び配線部分３２より配線幅の広い第１の幅広部２２を有する上層配線１と、下層配線２と第１の幅広部２２とを接続するコンタクト部３が配置されたコンタクト形成部２６とを備えている。 - 特許庁

This method of manufacturing the solid electrolyte battery has a laminate forming process to form a laminate wherein a lower collector layer 12, an intermediate layer 13, and an upper collector layer 14 are laminated in this order on a substrate 11, and a process to apply a voltage to the laminate.例文帳に追加

この固体電解質電池の製造方法は、基板上１１に、下部集電体層１２と中間層１３と上部集電体層１４とがこの順で積層された積層体を形成する、積層体形成工程と、積層体に対して電圧を加える工程とを有する。 - 特許庁

The GaN substrate 28 includes a GaN single crystal substrate 14, an AlGaN (0<x≤1) intermediate layer 24 epitaxially grown on the substrate 14, and a GaN upper layer 26 epitaxially grown on the intermediate layer 24.例文帳に追加

本発明に係るＧａＮ基板２８は、ＧａＮ単結晶からなる基板１４と、基板１４上にエピタキシャル成長された、ＡｌＧａＮ（０＜ｘ≦１）からなる中間層２４と、中間層２４上にエピタキシャル成長された、ＧａＮからなる上層２６とを備えることを特徴とする。 - 特許庁

When a mask made of a resist layer is formed, a laminated resist pattern 110 having a T-shaped section is formed on the patterning film, where the laminated resist pattern 110 includes a lower-layer resist pattern 111 and an upper-layer resist pattern 112 having plane area larger than that of the lower resist pattern 111.例文帳に追加

レジスト層でなるマスクを形成するにあたり、被パターニング膜の上に、下層レジストパターン１１１と、下層レジストパターン１１１の平面積よりも大きい平面積を有する上層レジストパターン１１２とを含む断面Ｔ形状の積層レジストパターン１１０を形成する。 - 特許庁

To prevent dielectric film characteristics from varying or a constant dielectric film thickness from deteriorating due to a part not reaching a balanced state, in the lower conductor layer of a thin-film device, on which a lower conductor layer, a dielectric film and an upper conductor layer have been laminated.例文帳に追加

積層された下部導体層、誘電体膜および上部導体層を備えた薄膜デバイスにおいて、下部導体層中の平衡状態に達していない部分に起因して、誘電体膜の特性が変化したり誘電体膜の厚みの均一性が低下したりすることを防止する。 - 特許庁

An embedded oxide layer 112 serving as a lower clad is provided on a substrate part 111, and a silicon thin line core 105 and an upper clad layer 106 formed so as to embed the silicon thin line core 105 are formed on an emission region on the embedded oxide layer 112, and thereby the light waveguide is constituted.例文帳に追加

基板部１１１の上には下部クラッドとなる埋め込み酸化層１１２が設けられ、埋め込み酸化膜１１２の上の発光領域には、シリコン細線コア１０５と、シリコン細線コア１０５を埋めるように形成された上部クラッド層１０６が形成され、光導波路が構成されている。 - 特許庁

A GaN substrate 28 according to the present invention comprises a substrate 14 of GaN monocrystal, an intermediate layer 24 of AlGaN(0<x≤1) formed on the substrate 14 by epitaxial growth, and an upper layer 26 of GaN formed on the intermediate layer 24 by epitaxial growth.例文帳に追加

本発明に係るＧａＮ基板２８は、ＧａＮ単結晶からなる基板１４と、基板１４上にエピタキシャル成長された、ＡｌＧａＮ（０＜ｘ≦１）からなる中間層２４と、中間層２４上にエピタキシャル成長された、ＧａＮからなる上層２６とを備えることを特徴とする。 - 特許庁

A lower mirror layer 14 having a p-type AlGaAs system DBR structure, an active layer 24 having a GaAs/AlGaAs system MQW structure, and an upper mirror layer 28 having an n-type AlGaAs system DBR structure are formed on a p-type GaAs substrate 12 to constitute a vertical resonator.例文帳に追加

ｐ−ＧａＡｓ基板１２上に、ｐ−ＡｌＧａＡｓ系のＤＢＲ構造の下部ミラー層１４、ＧａＡｓ／ＡｌＧａＡｓ系のＭＱＷ構造の活性層２４、及びｎ−ＡｌＧａＡｓ系のＤＢＲ構造の上部ミラー層２８等が積層され、垂直共振器を構成している。 - 特許庁

Consequently, as compared with a case without the cupric oxide layer 14 and the cuprous oxide layer 15, the adhesion is improved between the second upper layer rewiring 13 consisting of copper and a third insulating film (overcoat film) 17 consisting of a polyimide or epoxy based resin or the like, and moisture resistance can be improved.例文帳に追加

これにより、酸化第２銅層１４および酸化第１銅層１５が無い場合と比較して、銅からなる第２の上層再配線１３とポリイミドやエポキシ系樹脂等からなる第３の絶縁膜（オーバーコート膜）１７との密着性が向上し、耐湿性を向上することができる。 - 特許庁

The method for manufacturing the semiconductor storage device comprises the steps of forming a nitride film 113 on an upper layer of a metal electrode layer 111 on a gate electrode layer, and removing a gate oxide film 106 under etching conditions in which an etching rate of the nitride film 113 is slower than that of the film 106 in a source region forming step.例文帳に追加

ゲート電極層上の金属電極層１１１の上層に窒化膜１１３を形成するとともに、ソース領域形成工程において、ゲート酸化膜１０６より窒化膜１１３のほうがエッチングレートが遅いエッチング条件で、ゲート酸化膜１０６を除去する。 - 特許庁

This sterile filtration device includes sterile treating a nutritious liquid to be supplied to a filtration tank 21 by removing objects to be filtered in the nutritious liquid in a filtration layer which is laminated on the upper surface of a sterile filtration layer 28, and bringing an inorganic antibacterial agent into contact with pathogenic bacteria in the nutritious liquid in the sterile filtration layer 28.例文帳に追加

濾過槽２１に給水される養液は、除菌濾過層２８の上面に積層された濾過層で養液中の被濾過物の除去を行った後、除菌濾過層２８で無機系抗菌剤と養液中の病原菌との接触による除菌処理が行われる。 - 特許庁

The organic EL display has a plurality of pixels placed on a substrate 1, where the respective pixels have a laminate composed of an organic material layer 5 and an upper electrode 6 including a pixel electrode and a light emitting layer, and the pixel electrode and the organic material layer 5 are divided into plurality in the pixel.例文帳に追加

基板１上に複数の画素が配置され、各画素が画素電極と発光層を含む有機材料層５と上部電極６との積層体を有する有機ＥＬ表示装置において、画素内で画素電極及び有機材料層５が複数に分割されている。 - 特許庁

The nail decoration sticker includes: a stretchable film 10 impermeable to ink; a three-dimensional decoration layer 20 formed on the upper surface of the film 10 by an UV printer; an adhesive layer 30 applied to the lower surface of the film 10; and a release sheet 40 stuck to the lower surface of the adhesive layer 30.例文帳に追加

インクが浸透しない伸縮性のあるフィルム１０と、フィルム１０の上面にＵＶ印刷機により立体的に形成される装飾層２０と、フィルム１０の下面に塗布される粘着層３０と、粘着層３０の下面に貼り付けられる剥離シート４０とからなる。 - 特許庁

In the plane magnetic element where a plane coil and an upper ferrite magnetic layer are stacked on a lower ferrite magnetic layer successively, the lower ferrite magnetic layer is set to be a double-film structure comprising a sintering body magnetic film via the complex magnetic film of ferrite magnetic powder and a resin binder at a coil side.例文帳に追加

下部フェライト磁性層の上に、平面コイルおよび上部フェライト磁性層を順次に積層した構造になる平面磁気素子において、下部フェライト磁性層を、コイル側にフェライト磁性粉と樹脂バインダとの複合体磁性膜を介して、焼結体磁性膜からなる２重膜構造とする。 - 特許庁

A decorate layer 3 comprising a faceplate of metal, ceramic or rigid synthetic resin is temporally adhered to the upper side of the part body 2 comprising the stopper, and a transparent or semi-transparent protecting layer 4 comprising a synthetic resin such as an epoxy or urethane resin is formed on the decorate layer 3.例文帳に追加

上栓からなる部品本体２の上面２ｂには金属、セラミック、硬質合成樹脂の銘板からなる装飾層３が接着で仮止め固定され、装飾層３の上にエポキシ又はウレタン樹脂等の合成樹脂からなる透明又は半透明の保護層４が形成されている。 - 特許庁

A semiconductor device includes: a plurality of electric elements disposed adjacent to each other along the front face of a semiconductor material; a lower-layer protection insulation film containing no silicon, which covers the plurality of electric elements; and an upper-layer protection insulation film containing silicon, which is disposed on the lower-layer protection insulation film.例文帳に追加

半導体材料の表面に沿って互いに隣接する複数の電気素子要素と、複数の電気素子要素を覆う、シリコンを含まない下層保護絶縁膜と、下層保護絶縁膜の上に配置され、シリコンを含む上層保護絶縁膜と、を備える半導体装置が提供される。 - 特許庁

A container is formed of a three-layer structure constituted of a two-throw type Tofu packaging container 2 with a connecting section 6 formed of two unit containers 4 with edges arranged facing each other and connected together, an intermediate polystyrene resin layer 14 and polypropylene resin layers 16 and 18 laminated respectively on both upper and lower faces of the polystyrene resin layer.例文帳に追加

２個の単位容器４を並べて、対向する縁を繋げて連結部６とした２連型豆腐包装容器２を、中間のポリスチレン樹脂層１４と、その上下両面にそれぞれ積層されたポリプロピレン樹脂層１６、１８とからなる３層構造で構成する。 - 特許庁

The capacitative element includes: a lower electrode formed of a silicon film of the same layer as the control gate electrode CG; a capacitative insulator film formed of the insulator film of the same layer as the insulator film 5; and an upper electrode formed of the silicon film of the same layer as the memory gate electrode MG.例文帳に追加

容量素子は、制御ゲート電極ＣＧと同層のシリコン膜で形成された下部電極と、絶縁膜５と同層の絶縁膜で形成された容量絶縁膜と、メモリゲート電極ＭＧと同層のシリコン膜で形成された上部電極とを有している。 - 特許庁

A high-density and highly reliable coreless printed board is manufactured by transferring circuit patterns to a resin insulating layer and embedding the circuit patterns therein by utilizing the carrier member for transferring circuit patterns constructed with a barrier layer and circuit patterns on which unevenness is formed only at outer upper ends, on one surface of the carrier layer.例文帳に追加

キャリア層の一面に、バリア層と、外側上端にだけ凹凸が形成されている回路パターンとを有するように構成された回路転写用キャリア部材を利用して回路パターンを樹脂絶縁層に転写して埋め込めることで、高密度、高信頼度のコアレスプリント基板を製作する。 - 特許庁

To provide a method for manufacturing a chromium-free surface-treated galvanized steel sheet which has a surface treatment film with a two-layer structure comprising an underlayer as a bonding layer formed by a coating agent containing a silane coupling agent and an upper coating layer thereon, and has satisfactory corrosion resistance.例文帳に追加

シランカップリング剤を含むコーティング剤で形成した下層接着層と、その上の機能性被覆層とから構成される２層構造の表面処理皮膜を備えた、耐食性の良好な非クロム型処理亜鉛系めっき鋼板を製造する新しい方法の提供。 - 特許庁

A vertical transfer register 120 is provided with a transfer electrode 122 formed of metal electrode with a single-layer structure, and a horizontal transfer register 130 is provided with a lower-layer transfer electrode 132 made of polysilicon film and an upper-layer transfer electrode 133 formed of metal electrode made of tungsten or the like.例文帳に追加

垂直転送レジスタ１２０は、単層構造のメタル電極よりなる転送電極１２２を有し、水平転送レジスタ１３０は、ポリシリコン膜よりなる下層転送電極１３２と、タングステン等のメタル電極よりなる上層転送電極１３３を有している。 - 特許庁

Oil is recovered from oil-contaminated soil by carrying out successively or simultaneously a step of applying ultrasonic waves to an oil-contaminated place existing in a ground water-saturated layer of the oil-contaminated soil, a step of blowing air into the ground water-saturated layer and a step of recovering oil from the upper surface of the ground water-saturated layer.例文帳に追加

油汚染土壌の地下水飽和層に存在する油汚染個所に超音波を付与する工程、該飽和層に空気を吹き込む工程および該飽和層上面から油を回収する工程を順次または同時に行って油汚染土壌から油を回収する。 - 特許庁

In a genetic analyzer, a mineral oil 39, a PC reaction solution 38 and the mineral oil 39 are sucked in this order into an injection chip by a nozzle 28, and three layers composed of the mineral oil 39 in the upper layer and the PCR reaction solution 38 in the intermediate layer and the mineral oil 39 in the lower layer are formed in the injection chip.例文帳に追加

ノズル２８により分注チップ内にミネラルオイル３９、ＰＣＲ反応液３８及びミネラルオイル３９の順に吸引し、分注チップ内では上層にミネラルオイル３９、中間層にＰＣＲ反応液３８、下層にミネラルオイルの３層になる状態にする。 - 特許庁

The electrooptic apparatus includes: a transistor (30) having a semiconductor layer (1a) and a gate electrode (31) on a substrate (10); a colored insulating film (14) formed on the upper layer side of the transistor; and a lower light shielding film (11) formed on the lower layer side of the transistor through an interlayer dielectric (12).例文帳に追加

電気光学装置は、基板（１０）上に、半導体層（１ａ）及びゲート電極（３１）を有するトランジスター（３０）と、該トランジスターより上層側に形成された有色絶縁膜（１４）と、トランジスターより層間絶縁膜（１２）を介して下層側に形成された下側遮光膜（１１）を備える。 - 特許庁

A first insulating layer 150a including an opening is provided on one main surface of an insulating resin layer 130 serving as a base material, and the first electrode section 160, where a projecting top section projects from an upper surface of the first insulating layer 150a, is formed at the opening.例文帳に追加

基材となる絶縁樹脂層１３０の一方の主表面に開口部を有する第１の絶縁層１５０ａが設けられており、この開口部に第１の絶縁層１５０ａの上面より上に凸状の頂部が突き出した第１の電極部１６０が形成されている。 - 特許庁

The upper electrode layer 9 has a geometric plane in such a shape that area of the plane enlarges from the incident plane side toward the outgoing plane side, to cover the polarization inversion region 5b of the core layer 5, and the lower electrode layer is connected electrically to an external electrode part 10 on the incident plane side.例文帳に追加

上部電極層９はコア層５の分極反転領域５ｂを被覆するようにして入射面側から出射面側に向かって面積が拡大する幾何学的面を有し、下部電極層は入射面側で外部電極部１０に電気的に接続されている。 - 特許庁

A first layer metal interconnection 49, a second layer metal interconnetion 50, and a third layer metal interconnection 52 are laminated on the upper surface of the source/drain heavily-doped region 48, and neither a contact hole nor a via hole is used for the connection from the source/drain heavily-doped region 48 to the third metal interconnection.例文帳に追加

ソース・ドレイン高濃度領域４８の上表面には第１層目の金属配線４９と第２層目の金属配線５０と第３層目の金属配線５２が積層され、ソース・ドレイン高濃度領域４８から第３金属配線までの接続にコンタクトホールやビアホールなどを利用していない。 - 特許庁

A CMOS circuit as this semiconductor device includes: (a) a substrate 100; (b) a p-type organic transistor PT including an organic semiconductor layer 106a; and (c) an n-type inorganic transistor NT including an inorganic semiconductor layer 126a formed in an upper layer of the p-type organic transistor PT.例文帳に追加

本発明の一形態の半導体装置としてのＣＭＯＳ回路は、（ａ）基板１００と、（ｂ）有機半導体層１０６ａを含むｐ型有機トランジスタＰＴと、（ｃ）ｐ型有機トランジスタＰＴの上層に設けられた無機半導体層１２６ａを含むｎ型無機トランジスタＮＴと、を備える。 - 特許庁

In a composition of the buffer layer 12, a region (substrate connection region 121) where the value of p is set to 0 (p=0) (GaN) is formed on the lower end side, and a region (active layer connection region 122) where the value of p is also set to 0 (p=0) (GaN) is formed on the upper end side (electron transit layer 13 side).例文帳に追加

この緩衝層１２の組成においては、下端側においてｐ＝０（ＧａＮ）となった領域（基板接続領域１２１）が、上端側（電子走行層１３側）においてもｐ＝０（ＧａＮ）となった領域（能動層接続領域１２２）が、それぞれ設けられている。 - 特許庁

Thus, in the case of forming the wiring of different potential below the external terminal 8 in a semiconductor assembling process, the cracks generated in the insulation film 5 formed between the electrode 4 of an upper layer and the wiring layer 3 of a lower layer by the stress at the time of wire bonding are suppressed.例文帳に追加

このため、半導体組立プロセスにおいて外部端子８下に異電位の配線を有する場合、ワイヤボンド時の応力により発生する上層の電極４と下層の配線層３の層間にある絶縁膜５中に発生するクラックを抑制することが可能である。 - 特許庁

The catalyst is a two-layer structural catalyst consisting of a lower catalyst coat layer 2 containing a catalyst powder, wherein Pd is supported on a carrier containing at least a Ce-Zr composite oxide, and a upper catalyst coat layer 3 containing a catalyst powder, wherein Rh is supported by a carrier consisting of at least one of zirconia and the Ce-Zr composite oxide.例文帳に追加

少なくともCe−Zr複合酸化物を含む担体にPdが担持された触媒粉末を含む下触媒コート層２と、ジルコニア及びCe−Zr複合酸化物の少なくとも一方からなる担体にRhが担持された触媒粉末を含む上触媒コート層３と、からなる二層構造の触媒とした。 - 特許庁

Then, the piezoelectric layer and an upper electrode are sequentially formed on the substrate 11 in the state where the lower electrode 13 is covered and the sacrifice layer 21 is removed, thereby forming an air layer between the substrate 11 and the lower electrode 13.例文帳に追加

次いで、下部電極１３を覆う状態で基板１１上に圧電体層、上部電極を順次形成した後、犠牲層２１を除去することで、基板１１と下部電極１３との間に空気層を形成することを特徴とする圧電共振素子の製造方法および圧電共振素子である。 - 特許庁

This optical modulator 40 is the embedded ridge waveguide type semiconductor optical modulator and has an n-InP buffer layer 14, GaInAsP-base multiple quantum well structure 16, p-InP upper clad layer 18 and p-GaInAs contact layer 20 on an n-InP substrate 12.例文帳に追加

本光変調器４０は、埋め込みリッジ導波路型半導体光変調器であって、ｎ−ＩｎＰ基板１２上に、ｎ−ＩｎＰバッファ層１４、ＧａＩｎＡｓＰ系多重量子井戸構造１６、ｐ−ＩｎＰ上部クラッド層１８、及びｐ−ＧａＩｎＡｓコンタクト層２０を備えている。 - 特許庁

An absorbent body 1 has a lower absorption layer 2 including a hydrophilic porous body 21 and an absorbent polymer 22, and an upper absorption layer 3 laminated on the lower absorption layer 2 and including non-woven fabric 31 and an absorbent polymer 32.例文帳に追加

本発明の吸収体１は、親水性多孔体２１及び吸収性ポリマー２２を含んで構成される下部吸収層２と、該下部吸収層２上に積層され、不織布３１及び吸収性ポリマー３２を含んで構成される上部吸収層３とを具備する。 - 特許庁

The diode is also provided with: a Schottky electrode 13 which is selectively formed on the first nitride semiconductor layer 12, and whose part is brought into contact with the upper face of the second semiconductor layer; and an ohmic electrode 14 formed on the first nitride semiconductor layer 12 by leaving an interval with the Schottky electrode 13.例文帳に追加

第１の窒化物半導体層１２の上に選択的に形成され且つ一部が第２の半導体層の上面と接するショットキー電極１３と、第１の窒化物半導体層１２の上にショットキー電極１３と間隔をおいて形成されたオーミック電極１４とを備えている。 - 特許庁

On the upper surface 12 and lower surface 13 of a magnetic body layer 11 formed by laying two magnetic body sheets 20 and 30 in layer, a first coil 15 and a second coil 16 being connected electrically through a through hole 14 are formed by lateral bifilar winding orthogonal to the thickness of the magnetic body layer 11.例文帳に追加

２枚の磁性体シート２０，３０を積層してなる磁性体層１１の上面１２及び下面１３に、スルーホール１４を介して電気的に接続される第１コイル１５及び第２コイル１６が磁性体層１１の厚さと直交する横巻方向のバイファイラー巻きに形成されている。 - 特許庁

A step-relieving layer 12 overlaid on ends of the pixel electrode 11 from the outside thereof are formed between the pixel electrode 11 and the functional layer 13, and a taper angle formed by a side surface located on the pixel electrode 11 in the step relieving layer 12 with respect to the upper surface of the pixel electrode 11 is set not greater than 20°.例文帳に追加

画素電極１１と機能層１３との層間には、画素電極１１の端部に外側から被さる段差緩和層１２が形成され、この段差緩和層１２において画素電極１１上に位置する側面が画素電極１１の上面に対してなすテーパ角が２０°以下である。 - 特許庁

Then, the upper surface of the insulating layer 4 and the inner surface of the aperture part 7 are plated with copper by an electroless plating method and an electroplating method to form a copper plating layer 8 on the insulating layer 4 and a via contact 8b is formed in the aperture part 7 so as to coat the inwall of the aperture part 7.例文帳に追加

次に、無電解めっき法および電解めっき法を用いて絶縁層４の上面および開口部７の内面上に銅をめっき形成し、絶縁層４上に銅めっき層８を形成するとともに、開口部７内にその内壁を被覆するようにビアコンタクト８ｂを形成する。 - 特許庁