| 意味 | 例文 |
upper- layerの部分一致の例文一覧と使い方
該当件数 : 11094件
The light guided in a direction within the plane of the upper clad layer is extracted to the outside by this metal thin film 150.例文帳に追加
そして、この金属薄膜150により上部クラッド層の面内方向に導波する光を外部に取り出す。 - 特許庁
In particular, the upper face of the functional transparent substrate has first facets and second facets including a cholesteric liquid crystal layer.例文帳に追加
特に、機能性透明基板の上面が、第1面と、好ましくはコレステリック液晶層を含む第2面とを有する。 - 特許庁
The second layers 7, 8, 9 has such an upper surface, when viewed from its section, that has a recess and a projection along a step shape formed between the upper surface of the underlying mark 1 and the upper surface of the first layer adjacent to the mark 1.例文帳に追加
また、第二の層7,8,9の上面は、断面視において、下地マーク部1の上面と当該下地マーク部1に隣接する第一の層上面との間で生じている段差形状に沿った、凹凸形状が生じている。 - 特許庁
A semiconductor component 2 is provided with an adhesive strength improvement film 15 made of silane coupling agent between the upper surface of a sealing film 14 including an external connection electrode 13 and an upper layer insulation film 21 covering the upper surface of the sealing film 14.例文帳に追加
半導体構成体2の外部接続用電極13を含む封止膜14の上面と該上面を覆っている上層絶縁膜21との間にはシランカップリング剤からなる密着力向上膜15が設けられている。 - 特許庁
The nonvolatile memory element includes a lower electrode 12, an upper electrode 15, a recording layer 14 provided between the lower electrode 12 and the upper electrode 15 and including a phase change material, and bit lines 16 provided directly on the upper electrode 15.例文帳に追加
下部電極12と、上部電極15と、下部電極12と上部電極15との間に設けられ、相変化材料を含む記録層14と、上部電極15上に直接設けられたビット線16とを備える。 - 特許庁
This upper structure of the football shoe is provided with an upper member U covering the front foot part of the shoe 1, and the surface layer part of the upper member U is divided into an instep kick area U_p, an inside kick area U_d and an in-front kick area U_t.例文帳に追加
フットボールシューズのアッパー構造において、シューズ1の前足部を覆うアッパー部材Uを設け、アッパー部材Uの表層部をインステップキック領域U_P、インサイドキック領域U_dおよびインフロントキック領域U_tに分ける。 - 特許庁
In the method for producing the resin molding 1 which includes a surface layer molding process for molding the surface layer 4 and a back layer molding process for molding the back layer 5 and in which the resin 40 is injected into a mold having an upper mold and a lower mold to mold the surface layer 4 and the back layer 5 integratedly, the resin 40 used in the back layer molding process is a wood flour-mixed polyurethane resin 50.例文帳に追加
表面層4を成形する表面層成形工程と、裏面層5を成形する裏面層成形工程を有し、上型と下型からなる成形型に樹脂40を注入して、表面層4と裏面層5を一体に成形する樹脂成形品1の製造方法において、裏面層成形工程に用いる樹脂40は、木粉混入ポリウレタン樹脂50である。 - 特許庁
To improve the light emitting efficiency of an upper surface light emission type organic electroluminescent element by adopting an anode of a multi-layer structure composed of a hole injection electrode layer and a reflection film layer, injecting a hole into the organic layer from the hole injection electrode layer, and reflecting light produced by a luminous layer in the direction of a cathode by the reflection film layer having high reflectance.例文帳に追加
ホール注入電極層と反射膜層とからなる多層構造のアノードを上面発光型の有機電界発光素子に採用し,ホール注入電極層が有機層へホールの注入を行うと同時に,高い反射率を有する反射膜層が発光層にて生成された光をカソード方向に反射することにより,有機電界発光素子の発光効率を高める。 - 特許庁
In this layer unit picking device for picking the layer of commodities piled up in many layers in layer unit from the upper layer part, a clamp means for pressing and clamping side faces of the layer of commodities from the opposing direction is provided to constitute the layer unit picking device for clamping two layers of commodities or more simultaneously by the clamp means when picking the layer of commodities in a plurality of units.例文帳に追加
本発明は、多層状に積み重ねられた商品層を上層部から層単位でピッキングする層単位ピッキング装置において、商品層の側面を対向方向から押圧してクランプするクランプ手段を設け、商品層を複数単位でピッキングするときにクランプ手段で同時に2以上の商品層をクランプする層単位ピッキング装置を構成した。 - 特許庁
There are provided a substrate 1, a first conductivity type first silicon layer 3 formed on an upper surface side of the substrate 1, a silicon oxide layer 4 formed on the first silicon layer 3, an intrinsic microcrystalline second silicon layer 5 formed on the silicon oxide layer 4, and a third silicon layer 6 of an opposite conductivity type to the first conductivity type formed on the second silicon layer 5.例文帳に追加
基板1と,基板1の上面側に形成された,第1導電型の第1シリコン層3と,第1シリコン層3の上に形成された酸化シリコン層4と,酸化シリコン層4の上に形成された,真性の,微結晶の第2シリコン層5と,第2シリコン層5の上に形成された,第1導電型と反対導電型の第3シリコン層6とを備えている。 - 特許庁
The radiographic image conversion panel having a stimulable phosphor layer on a support has characteristics wherein the stimulable phosphor layer has a two-layer constitution, and the upper layer of the stimulable phosphor layer having the two-layer constitution includes a stimulable phosphor expressed by a specific general formula, and the lower layer includes a stimulable phosphor expressed by a specific general formula.例文帳に追加
支持体上に輝尽性蛍光体層を有する放射線画像変換パネルであって、該輝尽性蛍光体層が2層構成であり、該2層構成の輝尽性蛍光体層の上層が特定の一般式で表される輝尽性蛍光体を含有し、下層が特定の一般式で表される輝尽性蛍光体を含有することを特徴とする放射線画像変換パネル。 - 特許庁
The semiconductor module has a semiconductor element 5, a lower dielectric layer board 6 mounting the semiconductor element 5 on the surface, an upper dielectric layer board 2 provided on the lower dielectric layer board 6 having a cavity 9 for housing the semiconductor element 5, and a metal cover 1 for covering the semiconductor element 5 and the upper dielectric layer board 2.例文帳に追加
半導体素子5と、半導体素子5を表面に実装する下部誘電体層基板6と、半導体素子5の収容するためのキャビティ9を有して下部誘電体層基板6上に設けられる上部誘電体層基板2と、半導体素子5及び上部誘電体層基板2を覆う金属カバー1とを有する。 - 特許庁
Also, the head 1 has inside coil conductors 10a of one or two or more which is provided being insulated for the upper part magnetic layer 8 and the lower part magnetic layer 6 between a medium opposing plane ABS opposing to the recording medium between the upper magnetic layer 8 and the lower magnetic layer 6 and the magnetic connecting part 9 and forming one part of the coil respectively.例文帳に追加
また、上部磁極層8と下部磁極層6との間の、記録媒体と対向する媒体対向面ABSと磁気的接続部9との間に、上部磁極層8および下部磁極層6に対して絶縁されて設けられ、各々がコイルの一部を形成する、1または2以上の内側コイル導体10aを有している。 - 特許庁
The first transistor 100 is formed in an upper part of a semiconductor layer 20 in the first region 100A, and has a first gate insulating layer 24 composed of a dielectric having a dielectric constant larger than that of silicon oxide, while the second transistor 200 is formed in an upper part of a semiconductor layer 40 in the second region 200A and has a second gate insulating layer 44 composed of silicon oxide.例文帳に追加
前記第1トランジスタ100は、前記第1領域100Aの半導体層20の上方に形成され、酸化シリコンより誘電率が大きい誘電体からなる第1ゲート絶縁層24を有し、第2領域200Aの半導体層40の上方に形成され、酸化シリコンからなる第2ゲート絶縁層44を有する。 - 特許庁
Furthermore, the organic light-emitting device has two or more of light-emitting organic material layers arranged between the first electrode and the second electrode, the most upper layer of an organic material has resistance to sputtering adhesion rather than a lower layer of the organic material, and the electrode formed on the most upper layer of the organic material is a sputtered layer.例文帳に追加
さらに、第1の電極と第2の電極との間に配置された2つ以上の発光性有機材料層を有し、有機材料の最上層が有機材料の下側層よりもスパッタ付着に対し耐性を有し、さらに前記有機材料の最上層の上に形成された電極がスパッタ層である有機発光デバイスについても開示する。 - 特許庁
The hose used for the piping for feeding hot or cold water is formed with an inner layer 1 formed of an elastic tube, an inner reinforcing layer 2 formed by covering the upper side of the inner layer 1 in cylindrical shape with strip fiber of woven or knit fabric shape, and an outer reinforcing layer 4 formed of metallic hard wire braided on the upper side.例文帳に追加
給水又は給湯用の配管に用いられるホースであって、弾性チューブからなる内層1と、内層1の上側を織物又は編物状の帯状繊維にて筒状に覆って内側補強層2とし、この上側を編み組みされた金属硬線からなる外側補強層4を形成した給水給湯用ホース。 - 特許庁
In this rolling element coated with a solid lubrication film formed of a molybdenum disulfide sputter film, the solid lubrication film 3 is divided into two layers: a boundary layer 3A corresponding to the interface with a roller 2 and an upper layer 3B, the boundary layer 3A contains 5 to 30% oxygen, and the upper layer 3B contains 3% or less oxygen by atomic concentration.例文帳に追加
二硫化モリブデンスパッタ膜からなる固体潤滑膜を被覆した転動要素において、固体潤滑膜3はローラ2との界面に相当する境界層3Aと上層3Bの2層に分かれており、該境界層3Aには酸素が5〜30%含まれており、該上層3Bには酸素が原子濃度で3%以下含まれている構成となっている。 - 特許庁
The integrated filter includes: a substrate; a first electrode positioned in a predetermined first area on an upper surface of the substrate; a first piezoelectric layer positioned on the first electrode; a second electrode positioned on the first piezoelectric layer; a second piezoelectric layer positioned in a predetermined second area on the upper surface of the substrate; and an inter-digital transducer (IDT) electrode positioned on the second piezoelectric layer.例文帳に追加
本集積フィルタは、基板と、基板の上部表面上の所定第1領域に位置する第1電極と、第1電極上に位置する第1圧電層と、第1圧電層上に位置する第2電極と、基板の上部表面上の所定第2領域に位置する第2圧電層と、第2圧電層上に位置するIDT(Interdigital Transducer)電極とを含む。 - 特許庁
In the CPP type thin film magnetic head wherein a thin film magnetic head element is provided between a lower shield layer and an upper shield layer and a current flows vertically to the film surface of the thin film magnetic head element, a plurality of division parts magnetically divided in a track width direction are provided in at least one of the lower shield layer and the upper shield layer.例文帳に追加
下部シールド層と上部シールド層の間に薄膜磁気ヘッド素子を備え、該薄膜磁気ヘッド素子の膜面に対して垂直に電流が流れるCPP型薄膜磁気ヘッドにおいて、下部シールド層及び前記上部シールド層の少なくとも一方に、トラック幅方向に磁気的に分断された複数の分割部を備える。 - 特許庁
An interconnect assembly 38 for an embedded chip package includes a dielectric layer 42, a first metal layer comprising a plurality of upper contact pads 52, 54, a second metal layer comprising a plurality of lower contact pads 56, 58, and metalized connections 62 formed through the dielectric layer and in contact with the upper and lower contact pads.例文帳に追加
埋込みチップパッケージの配線構体38は、誘電体層42と、複数の上部コンタクトパッド52、54を具備する第1の金属層と、複数の下部コンタクトパッド56、58を具備する第2の金属層と、誘電体層を貫通し且つ上部コンタクトパッド及び下部コンタクトパッドと接触するように形成されたメタライズ接続部62とを含む。 - 特許庁
The module has a semiconductor amplifier element chip 3 containing a power amplifier circuit, upper layer leads 4a forming a signal transmission line, lower layer leads 4b forming a reference potential conductor pattern, a plurality of conductive wires 6 for electrically connecting the upper layer leads 4a with the lower layer leads 4b, and a seal 7 for sealing them.例文帳に追加
電力増幅回路を内蔵した半導体増幅素子チップ3と、信号用の伝送線路を構成する上層リード4aと、基準電位用の導電パターンを構成する下層リード4bと、上層リード4aと下層リード4bとを電気的に接続する複数の導電性ワイヤ6と、それらを封止する封止部7とを有する。 - 特許庁
When an ink jet head is manufactured, a vibration layer 41 is formed by an AD method on a cavity plate 21 before a pressure chamber 10 is formed, and after a common electrode 43 is formed on an upper surface of the vibration layer 41, the piezoelectric layer 42 is formed by the AD method on the upper surface of the vibration layer 41 where the common electrode 43 is formed.例文帳に追加
インクジェットヘッドを製造するためには、圧力室10が形成される前のキャビティプレート21にAD法により振動層41を形成し、振動層41の上面に共通電極43を形成した後、共通電極43が形成された振動層41の上面にAD法により圧電層42を形成する。 - 特許庁
In the semiconductor laser having an oscillation wavelength of 760-800 mm, n-type first and second lower clad layers 103 and 104, a lower guide layer 105, an InGaAsP strained multiple quantum well active layer 107, an upper guide layer 109, and a p-type upper clad layer 110 are formed sequentially on an n-type GaAs substrate 101.例文帳に追加
発振波長が760nmより大きく800nmより小さい半導体レーザ装置であって、n型のGaAs基板101上に、n型の第1,第2下クラッド層103,104、下ガイド層105、InGaAsP多重歪量子井戸活性層107、上ガイド層109、p型の上クラッド層110を順次積層する。 - 特許庁
The MRAM element part includes: a plurality of MRAM elements each of which is provided with a magnetization fixed layer in which magnetization is fixed and a magnetization free layer in which magnetization can be inverted; a lower connection part for connecting each of the plurality of MRAM elements to the lower wiring layer; and an upper connection part for connecting each of the plurality of MRAM elements to the upper wiring layer.例文帳に追加
磁気ランダムアクセスメモリ素子部は、磁化が固定された磁化固定層と磁化が反転可能な磁化自由層とを備える複数の磁気ランダムアクセスメモリ素子と、複数の磁気ランダムアクセスメモリ素子の各々と下部配線層とを接続する下部接続部と、複数のランダムアクセスメモリ素子の各々と上部配線層とを接続する上部接続部とを備える。 - 特許庁
In a semiconductor device, lower-layer wiring 102 is formed in an insulating film 101 on the semiconductor substrate, upper-layer wiring 112 is formed in the interlayer insulating film 104 on the insulating film 101, and the lower-layer wiring 102 and upper-layer wiring 112 are connected through a via plug 111 formed in the interlayer insulating film 104.例文帳に追加
半導体装置では、下層配線102が半導体基板上の絶縁膜101内に形成され、上層配線112が絶縁膜101の上の層間絶縁膜104内に形成され、下層配線102と上層配線112とは層間絶縁膜104内に形成されたビアプラグ111を介して接続されている。 - 特許庁
A plurality of first electrodes corresponding to a plurality of light-emitting elements respectively are formed on an upper surface of the p-type nitride semiconductor layer, a first metal layer is formed so as to cover surfaces of the plurality of first electrodes and the p-type nitride semiconductor layer, and the first substrate and a second substrate are joined each other via a second metal layer formed on an upper surface of the second substrate.例文帳に追加
p型窒化物半導体層の上面に、複数の発光素子のそれぞれに対応する複数の第1電極を形成し、複数の第1電極およびp型窒化物半導体層の表面を覆うように第1メタル層を形成し、第2基板の上面に形成された第2メタル層を介して、第1基板と第2基板を接合する。 - 特許庁
The face light-emitting type semiconductor laser device 30 comprises an n-type lower semiconductor multilayer film reflector 32, a lower cladding layer 33, an active layer 34, an upper cladding layer 35, a p-type upper semiconductor multilayer film reflector 36, and a p-type GaAs cap layer 37 successively formed on an n-type GaAs substrate 31 as constituting layers.例文帳に追加
面発光型半導体レーザ素子30は、n型GaAs基板31上に、順次に形成された、n型の下部半導体多層膜反射鏡32、下部クラッド層33、活性層34、上部クラッド層35、p型の上部半導体多層膜反射鏡36、及びp型GaAsキャップ層37を構成層として備える。 - 特許庁
To obtain a thin semiconductor device in which a semiconductor structure, referred to as a CSP, is provided on a base plate, an insulation layer is provided on the base plate around the semiconductor structure, upper layer wiring is provided on the semiconductor structure and the insulation layer, and a solder ball is provided on the connection pad of the upper layer wiring.例文帳に追加
ベース板上にCSPと呼ばれる半導体構成体が設けられ、半導体構成体の周囲におけるベース板上に絶縁層が設けられ、半導体構成体および絶縁層上に上層配線が設けられ、上層配線の接続パッド部上に半田ボールが設けられた半導体装置において、薄型化を図る。 - 特許庁
The three-dimensional weave upper layer 11 made of an absorbent material is mounted on the fundamental lower layer 31 for use in spring and summer and the wool bore upper layer 21 made of an insulating material is mounted on the fundamental lower layer 31 for use in autumn and winter, for a comfortable sleep in accordance with the seasons.例文帳に追加
春夏の季節では、吸湿性に優れた素材が用いられている立体織物上層11を基本下層31に対して装着して使用し、一方、秋冬の季節では、保温性に優れた素材が用いられているウールボア上層21を基本下層31に対して装着して使用することにより、季節に応じて快適な睡眠を得ることができる。 - 特許庁
The side emission semiconductor element comprises an AlGaN layer of which Mg is doped down to 5×10^19 cm^-3 or less in concentration, a stripe ridge formed at the upper part of the lamination structure including the AlGaN layer and an active layer, and a Schottky barrier formed on the upper surface of the lamination structure other than the ridge where the AlGaN layer is exposed.例文帳に追加
本発明に係る側面発光半導体素子は、Mgの濃度が、5×10^19cm^-3以下にドープされたAlGaN層と、AlGaN層及び活性層を含む積層構造の上部に形成されるストライプ状のリッジと、AlGaN層が露出するリッジ以外の積層構造の上面に形成されるショットキーバリアとを備える。 - 特許庁
In the semiconductor device packaged while including a semiconductor, a noise shielding layer SDa or a noise shielding layer consisting of a meshed conductive layer is formed in a predetermined region of the upper layer of a first semiconductor chip 12 including an active element to cover the entire surface of that region, and a second semiconductor chip 16 including an active element is stacked on the upper layer of the noise shielding layer SDa.例文帳に追加
半導体を含んでパッケージ化された半導体装置であって、能動素子を含む第1半導体チップ12の上層の所定の領域に、例えばこの領域を全面に被覆するノイズ遮蔽層SDaあるいはメッシュ状導電層からなるノイズ遮蔽層などのノイズ遮蔽層が形成されており、このノイズ遮蔽層SDaの上層に、能動素子を含む第2半導体チップ16が積層されている構成とする。 - 特許庁
An integrated circuit includes a semiconductor substrate, a low dielectric layer on the semiconductor substrate, a first groove in the low dielectric layer, and a first diffusion barrier layer covering the low dielectric layer in the first groove, so that the first diffusion barrier layer has a bottom connected to a side wall which has an upper side surface close to the upper side surface of the low dielectric layer.例文帳に追加
集積回路であって、半導体基板と、前記半導体基板上の低誘電体層と、前記低誘電体層内の第1の溝と、前記第1の溝内で、前記第1の溝内の前記低誘電体層を覆う第1の拡散バリア層とを含み、前記第1の拡散バリア層は、底の部分が側壁部分に接続し、前記側壁部分が、前記低誘電体層の上側表面に近い上側表面を有することを特徴とする。 - 特許庁
The capacitor has a multilayer thin-film laminate structure in which a lower electrode layer, a dielectric layer and an upper electrode layer are laminated in sequence, wherein a main material of the lower electrode layer is TiN or ZrN, the lower electrode layer contains oxygen, and concentration of the oxygen contained in the lower electrode layer has a range of suitable values.例文帳に追加
下部電極層と、誘電体層と、上部電極層が順次積層された多層薄膜積層構造を持つキャパシタにおいて、前記下部電極層の主材料をTiNまたはZrNとし、前記下部電極層には酸素を含有せしめ、前記下部電極層中に含まれる酸素濃度の範囲を適切な値とする。 - 特許庁
The wiring board is manufactured by a method characterized in that an insulating resin layer covering a top layer wiring layer 4 containing a wiring, of which a part of thickness is larger than other part, is formed, and a part of the insulating resin layer is removed until the upper part of a thick portion 6 of the top layer wiring layer is exposed, to form a pad.例文帳に追加
一部の厚みが他の部分より大きい配線を含む最上層配線層4を覆う絶縁樹脂層を形成し、そしてこの絶縁樹脂層の一部を、最上層配線増の厚みの大きい部分6の上部を露出するまで除去してパッドを形成することを特徴とする方法により、配線基板を製造する。 - 特許庁
The metal electrode using a molybdenum-tungsten alloy as a barrier layer comprises: an electrode layer made of a low resistance metal electrode material; a top barrier layer made of the molybdenum-tungsten alloy and formed on the upper surface of the electrode layer; and a bottom barrier layer made of the molybdenum-tungsten alloy and formed on the lower surface of the electrode layer.例文帳に追加
低抵抗の金属電極材料からなる電極層、モリブデン−タングステン合金からなりかつ該電極層の上表面に形成されるトップバリア層、およびモリブデン−タングステン合金からなりかつ該電極層の下表面に形成されるボトムバリア層を有する、バリア層としてモリブデン−タングステン合金を用いる金属電極。 - 特許庁
An upper layer is composed of a first short-circuiting metal layer 3 with a slit and a first strip line 4 locating one terminal inside the slit of this first short-circuiting metal layer 3, and a middle layer is composed of a flat matching element 5 positioned almost in the center of the middle layer and a ground metal layer 6 positioned around this matching element 5.例文帳に追加
上層は、切り込みを入れた第1短絡金属層3とこの第1短絡金属層3の切り込みの内側に一端が配置された第1ストリップ線路4から構成され、中層は、中層の略中央に位置する平板状の整合素子5とこの整合素子5の周囲に位置する接地金属層6から構成されている。 - 特許庁
A method for manufacturing FeRAM is provided with a process of depositing a PbTi layer 5 on a Pt layer 4 which forms a part of a lower electrode, a process of oxidizing the deposited PbTi layer 5, a process of arranging a PZT layer 6 on the PbTi layer 5 which is oxidized and formed, and a process of arranging an upper electrode 7 on the PZT layer 6.例文帳に追加
FeRAMの製造方法は、下部電極の一部を形成するPt層4の上にPbTi層を堆積する工程と、該堆積されたPbTi層を酸化する工程と、該酸化されて形成されたPbTi層5の上にPZT層6を設ける工程と、該PZT層6の上に上部電極7を設ける工程とによる。 - 特許庁
Further, the semiconductor device includes: a conductive shield layer covering an upper surface of the sealing resin layer and a part of a side surface of the sealing resin layer; and a conductive member electrically connecting the conductive shield layer covering the part of the side surface of the sealing resin layer with at least one of the multiple wiring lines forming the first wiring layer.例文帳に追加
さらに、半導体装置は、前記封止樹脂層の上面と、前記封止樹脂層の側面の一部と、を覆う導電性シールド層と、前記封止樹脂層の前記側面の一部を覆う前記導電性シールド層と、前記第1配線層を構成する複数の配線の少なくとも1つと、を電気的に接続する導電部材と、を備える。 - 特許庁
The intermediate transferring medium for inkjet recording having the second ink absorbing layer and the first ink absorbing layer in this order on a substrate is characterized by forming releasably the first ink absorbing layer from the intermediate transferring medium, and providing furthermore a hydrophobic layer on the upper layer of the first ink absorbing layer.例文帳に追加
支持体上に第二のインク吸収層、及び第一のインク吸収層をこの順に有するインクジェット記録用中間転写媒体であって、第一のインク吸収層が中間転写媒体から剥離可能に形成され、さらに第一のインク吸収層の上層に疎水性層を設けたことを特徴とするインクジェット記録用中間転写媒体。 - 特許庁
This magnetic recording medium, which has at least an underlaid layer and a magnetic layer laminated successively on a substrate, is provided with a pre-coated layer, which has the lower layer coating Ni and P and the upper layer consisting of a Cr alloy laminated successively on the substrate, between the underlaid layer and the substrate.例文帳に追加
基板上に少なくとも、下地層及び磁性層を順次積層してなる磁気記録媒体において、前記下地層と前記基板との間にプリコート層を介在させ、前記プリコート層がNiとPとを含む下層と、Cr合金からなる上層とを順次積層することにより構成されることを特徴とする磁気記録媒体。 - 特許庁
The wiring substrate is manufactured by a method, wherein an insulating resin layer for covering the uppermost layer wiring layer 4, comprising a wiring having the thickness of a part larger than the other part, is formed, and a part of this insulating resin layer is removed, until the upper part of a part 6 whose thickness is large in the uppermost layer wiring layer is removed, until the same becomes exposed.例文帳に追加
一部の厚みが他の部分より大きい配線を含む最上層配線層4を覆う絶縁樹脂層を形成し、そしてこの絶縁樹脂層の一部を、最上層配線増の厚みの大きい部分6の上部を露出するまで除去してパッドを形成することを特徴とする方法により、配線基板を製造する。 - 特許庁
The EL device (display device) 100 includes a plurality of pixels 2, a reflective layer 23 provided in the pixel 2, a reflective layer oxide film 24 of a monolayer formed on the surface of the reflective layer 23 and made of an oxide of the reflective layer 23, and a counter electrode 28 formed through an organic light-emitting layer 27 in the upper part of an the reflective layer oxide film 24.例文帳に追加
このEL装置(表示装置)100は、複数の画素2と、画素2に設けられた反射層23と、反射層23の表面上に形成され、反射層23の酸化物からなる単層の反射層酸化膜24と、反射層酸化膜24の上方に有機発光層27を介して形成された対向電極28とを備える。 - 特許庁
The compound semiconductor laminated structure is structured such that a fourth buffer layer 40 formed of InP is provided as the uppermost layer of a laminated buffer layer 42 on a substrate 32, the laminated buffer layer 42 being formed to have lattice constants varied stepwise or continuously, and a particular compound semiconductor layer 44 having a lattice constant differing from that of the substrate 32 is formed on an upper surface of this fourth buffer layer 40 .例文帳に追加
基板32上の、階段状もしくは連続的に格子定数の変化がなされて形成された積層バッファ層42の最上層としてInPによる第4バッファ層40を設け、この第4バッファ層40の上面に、基板32とは格子定数の異なる特定化合物半導体層44が形成された構成とする。 - 特許庁
The stripping control layer 16 is falsely adhered to the second thermoplastic resin layer (second pressure bonding layer) 18, upon the usage of the pseudo adhesion label 10, the upper sheet 24 including the surface base 12, the first thermoplastic resin layer (first pressure bonding layer) 14 and the stripping control layer 16 is stripped by making a half-cut line 10H a boundary.例文帳に追加
剥離制御層16と第2の熱可塑性樹脂層(第2の圧着層)18とは擬似接着されており、擬似接着ラベル10の使用時には、ハーフカット線10Hを境にして、表面基材12、第1の熱可塑性樹脂層(第1の圧着層)14、および剥離制御層16を含む上部シート24が剥離される。 - 特許庁
In a photoelectric transducer 9, a Ti system or Si system layer 3 is formed on an insulation resin film 2 which is glued onto a metal substrate 1, and a reverse face metal electrode layer 4, a lower transparent conductive film layer 5, a photoelectric transducer layer 6 and an upper transparent conductive film layer 7 are formed on the Ti system or Si system layer 3.例文帳に追加
金属基板1の上に接着させた絶縁性樹脂フィルム2の上にTi系あるいはSi系層3を形成し、そのTi系あるいはSi系層3の上に裏面金属電極層4、下部透明導電膜層5、光電変換層6及び上部透明導電膜層7を形成した光電変換素子9。 - 特許庁
Directly on a metal plate 2 at the bottom part or on a thin resin insulating layer 6 laminated on the metal plate 2 and a conductor layer 7 of lower layer, a metal post 5 is erected which is so designed, appropriate for cross-section form and cross-section area, as to connect with a conductor layer 4 of surface layer through an upper insulating resin layer 3.例文帳に追加
プリント配線板の構造において、底部の金属板2上に直接に、または金属板2に積層された樹脂製の薄い絶縁層6と下層の導体層7上に、その上部の絶縁樹脂層3を貫通して表層の導体層4に接続する如く、断面形状・断面積を適宜に設計した金属柱5を立設させる。 - 特許庁
To provide a magnetic recording medium wherein an upper layer magnetic layer has excellent surface smoothness and electromagnetic transducing characteristics by enhancing surface smoothness of a lower layer non-magnetic layer by using fine non-magnetic inorganic powder having enhanced dispersion properties, and to provide a method of manufacturing the same.例文帳に追加
分散性の向上した微細な非磁性無機粉末を用いて下層非磁性層の表面平滑性を向上させ、上層磁性層の表面平滑性及び電磁変換特性に優れる磁気記録媒体、及びその製造方法を提供する。 - 特許庁
The SiGe film 18 is composed of an SiGe buffer layer 18x, an SiGe gradient composition layer 18a and an upper SiGe layer 18b, with which a Ge content is almost fixed or change in the Ge content is smaller than that of the SiGe gradient composition layer 18a.例文帳に追加
SiGe膜18は、SiGeバッファ層18xと、SiGe傾斜組成層18aと、Ge含有率がほぼ一定又はGe含有率の変化がSiGe傾斜組成層18aよりも小さいSiGe上部層18bとによって構成されている。 - 特許庁
To make it a subject that generation of a short circuit between wiring layers formed on both sides of an insulator layer is prevented, when contamination invades into the insulator layer, relating to a circuit board wherein the wiring layer is so formed that the upper and the lower sides are inserted through the insulator layer.例文帳に追加
本発明は絶縁層を介してその上下を挟むように配線層が形成される回路基板に関し、異物が絶縁層に侵入しても絶縁層を挟んで形成された配線層間で短絡が発生するのを防止することを課題とする。 - 特許庁
Moreover, manganese located at the front surface of or within the barrier layer is precipitated, on the front surface of the seed layer after seed layer formation when heat treatment is conducted and is removed by the cleaning process before an upper layer side conductor path is formed within a concave part.例文帳に追加
またバリア層の表面もしくは層中のマンガンはシード層を形成した後、加熱処理を行うことで前記シード層の表面に析出され、そして前記凹部内に上層側導電路を形成する前に洗浄処理を行うことで除去される。 - 特許庁
| 意味 | 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|