To perform a stress test detecting defect between a pair of bit lines in a short time.例文帳に追加

ビット線対間の不良を顕在化するストレス試験を短時間で行う。 - 特許庁

To provide a semiconductor memory in which stress voltage can be applied steadily between bit lines.例文帳に追加

ビット線間に定常的にストレス電圧を印加することが可能な半導体記憶装置を提供する。 - 特許庁

Also, the number of bit lines to which stress is not applied can be minimized in the first to sixth step.例文帳に追加

また、第１〜第６ステップにおいて、ストレスが印加されないビット線の数を最小限にできる。 - 特許庁

To apply stress between word liens by raising selectively plural word lines out of all word lines during a wafer burn-in mode.例文帳に追加

ウエハーバーンインモードのときに、全数ではなく複数のワード線を選択的に立ち上げ、ワード線間にストレスを印加する。 - 特許庁

To provide a semiconductor memory which is capable of applying DC/AC type stress to all word lines in a short time and also capable of applying AC type stress between prescribed word lines.例文帳に追加

短時間に、全ワード線にＤＣ／ＡＣ的なストレスを印加でき、さらに、所定のワード線間にＡＣ的なストレスを与えることが可能な半導体記憶装置を提供する。 - 特許庁

In the cutting method for a glass plate where a plurality of cutting lines 6 are made on the surface of a glass plate 3, and stress is applied to the cutting lines 6, so as to cut the glass plate 3, the surface of the glass plate 3 is brought into contact with a heating member, thus stress is generated on the cutting lines 6.例文帳に追加

ガラス板３の表面に切断線６，６・・・を付け、その切断線６，６・・・に応力をかけてガラス板３を切断するガラス板の切断方法において、ガラス板３の表面に加熱部材を接触させることによって、切断線６，６・・・に応力を生じさせる。 - 特許庁

Consequently, mechanical stress due to the wiring lines 202 to 205 and bump electrodes BP3 to BP6 is not applied to those circuit elements.例文帳に追加

これにより、配線２０２〜２０５及びバンプ電極ＢＰ３〜ＢＰ６による機械的ストレスがこれらの回路素子に加わることがない。 - 特許庁

To relieve the local stress of a liquid crystal layer by the residual DC voltage generated from gate bus lines.例文帳に追加

ゲートバスラインから発生する残留ＤＣ電圧による液晶層への局所的なストレスを緩和する。 - 特許庁

Thus, a stress test can be performed with a smaller area than when separating the precharge voltage VBLPL into two lines for each sub-array SARY.例文帳に追加

サブアレイＳＡＲＹ毎にプリチャージ電圧ＶＢＬＰＬを２系統に分離するよりも少ない面積で実現できる。 - 特許庁

Stress voltage is supplied to the bit lines BLZ, BLX by amplifying minute potential difference by a sense amplifier 6.例文帳に追加

微少電位差をセンスアンプ６で増幅することにより、ビット線ＢＬＺ，ＢＬＸにストレス電圧が供給される。 - 特許庁

To provide a semiconductor memory in which voltage stress can be applied between adjacent column selecting lines in a burn-in test period.例文帳に追加

バーインテスト期間中において、隣接する列選択線間に電圧ストレスを印加することが可能な半導体記憶装置を提供する。 - 特許庁

Tensile stress is applied to regions having the predetermined separation lines 3 of the semiconductor substrate 7, thus facilitating separation of the semiconductor wafer.例文帳に追加

半導体基板７のうち、分割予定ライン３が設定された領域に引っ張り応力が印加されており、分割が容易になっている。 - 特許庁

To solve the problem that scanning lines are curved and color shift occurs, due to uneven stress occurring due to optical element holding structure incidental to temperature rise.例文帳に追加

温度上昇に伴う光学素子保持構成により発生する不均一な応力により、走査線が湾曲し、色ずれが発生する。 - 特許庁

To provide a WLBI test method which allows bit lines to be individually controlled, "H/L" reverse-phase stress patterns to be applied between adjacent bit lines within the same sense amplifier line, and unspecified kinds of stress patterns to be applied to memory cells.例文帳に追加

ビット線を個別に制御することができ、同一センスアンプ列内の隣接ビット線間に“Ｈ／Ｌ”逆相ストレスパタンを印加できると共に、限定されない種々のストレスパタンをメモリセルに印加できるＷＬＢＩテスト方法を提供する。 - 特許庁

To provide a flexible segment capable of being applied to a buried pipe including pipe lines of service water, sewage and others buried in the ground, absorbing stress such as bending, torsion, etc. and displacement and stress such as bending, torsion, etc. occurring in the case of earthquake and displacement and ensuring the safety of the buried pipe lines.例文帳に追加

地中に埋設される上水、下水、その他の管路を含む埋設管に適用可能であり、管路の不等沈下による曲げ、ねじれ等の応力および変位や管路の地震時に発生する曲げねじれ等の応力および変位を吸収し、埋設された管路の安全を確保する。 - 特許庁

In working, the formation thus experiences a tensile stress σt applied to the obverse side of the fulcrum portion 13 and a compressive stress σc applied to the reverse side, as shown by broken lines.例文帳に追加

そのため加工時には、破線のように支点部１３の表面側に引張応力σt が、裏面側に圧縮応力σc が加わった状態で形成される。 - 特許庁

Stress (lines of stress 118) symmetrical with respect to the surface passing through the yTFT scribe line and orthogonal to the principal surface of the TFT substrate preform is induced in the TFT substrate preform.例文帳に追加

すると、ＴＦＴ基板母材に、ｙＴＦＴスクライブラインを通ってＴＦＴ基板母材の主面に直交する面に対称な応力（応力線１１８）が誘起される。 - 特許庁

The upper and lower surfaces of the pick are provided with the independent or integrated sensor, or the stress sensor is sandwiched by the two picks or the pick itself is formed of a stress sensor material and the obtained stress signals are extracted by signal lines.例文帳に追加

ピックの上下表面に、独立或いは一体化した応力センサーを具備させるか、２枚のピックで応力センサーを挟み込むか、ピックその物を応力センサー材料で作成して、得られた応力信号を信号線で引き出す。 - 特許庁

Such gradual cutting allows even tensile stress to exert on portions along respective lines 5a to 5d, as a result an interlayer insulating film on the lines 5a to 5d is accurately cut together with the substrate 4.例文帳に追加

このような段階的な切断は、各切断予定ライン５ａ〜５ｄに沿った部分に均等な引張応力を作用させ、その結果、基板４と共に切断予定ライン５ａ〜５ｄ上の層間絶縁膜が精度良く切断されることになる。 - 特許庁

To provide a semiconductor memory device having an interline burn-in function of main word lines for applying a stress voltage across the main word lines in a state of wafer burn-in.例文帳に追加

ウェーハバーンイン状態において、メインワード線の線間ヘストレス電圧を印加するメインワード線の線間バーンイン機能を備えた半導体記憶装置を提供する。 - 特許庁

At the time of a gradation selection operation, different potentials IN, INb are inputted in each of the input lines 131, 132, different potentials are outputted from the output lines 142, 141 and at the time of the stress test, the same potential is outputted from both of the output lines 142, 141.例文帳に追加

階調選択動作時には、入力ライン１３１，１３２のそれぞれに異なる電位ＩＮ，ＩＮｂが入力され、出力ライン１４２，１４１から異なる電位が出力され、ストレステスト時には、出力ライン１４２，１４１の両方から同じ電位が出力される。 - 特許庁

Preferably, the shearing stress dependence of the dynamic viscoelasticity of the cosmetic material is measured, the relation between the storage modulus of rigidity obtained by this measurement and the shearing stress is determined, and the transition shearing stress is determined based on the intersection point of regression lines of the storage modulus of rigidity and the shearing stress in the linear region and the nonlinear region.例文帳に追加

前記化粧料の動的粘弾性のせん断応力依存性を測定し、該測定により得られる貯蔵剛性率とせん断応力との関係を求め、前記貯蔵剛性率と前記せん断応力との線形域と非線形域の回帰直線どうしの交点から、前記移行せん断応力を求めることが好ましい。 - 特許庁

Further, the data bus line has a global data bus line and plural local data bus lines which can be connected to the above, in the case of such constitution that a pair of bit lines is connected selectively to the local data bus line, at the stress test mode, more data bus lines are connected to the global data bus lines than that of at the normal write-in mode.例文帳に追加

更に、データバス線が、グローバルデータバス線とそれに接続可能な複数のローカルデータバス線とを有し、ビット線対は、ローカルデータバス線に選択的に接続される構成の場合は、前記ストレス試験モード時に、通常の書き込みモード時より多くのローカルデータバス線がグローバルデータバス線に接続される。 - 特許庁

To maintain positional correlations of scribe lines as designed while the scribe lines mutually formed in each of two or more scribe working steps even though the distortion amount of a base material in each scribe working step is substantially different on the ground of thermal stress or mechanical stress during a manufacturing step.例文帳に追加

各スクライブ加工工程における基材の歪み量が、製造工程中の熱応力や機械的応力を原因として大きく異なるものであったとしても、２以上のスクライブ加工工程のそれぞれにおいて形成されるスクライブ線同士の位置的相関を設計通りの位置的相関に維持することを可能とする。 - 特許庁

To provide a semiconductor memory in which the reliability of a wafer burn-in test can be improved by detecting whether stress voltage is securely applied to all word lines including redundant word lines at the time of a wafer burn-in test.例文帳に追加

ウェハーバーイン試験時に、冗長ワード線を含むすべてのワード線にストレス電圧が確実に印加されたか否かを検出可能とすることにより、ウェハーバーイン試験の信頼性を向上させ得る半導体記憶装置を提供する。 - 特許庁

(b) In the wafer burn-in state, the main word lines 103 are brought into a selection state by separating them into the odd number use and the even number use and a stress voltage is applied across the main word lines by a row decoder 104 controllable in the modes of normal state operation and wafer burn-in state as well as in both modes.例文帳に追加

（ｂ）通常状態動作とウェーハバーンイン状態と双方の動作モードで制御可能なロウデコーダによって、ウェーハバーンイン状態ではメインワード線は奇数用と偶数用とに分けて選択状態とされメインワード線の線間へストレス電圧が印加される。 - 特許庁

To provide a material for coating the outermost layer of an optical fiber line having excellent durability to external stress such as friction with other optical fiber lines or cable coatings or bending, low adhesion between optical fiber lines, and excellent transparency.例文帳に追加

他の光ファイバ素線やケーブル外被との摩擦や曲げ等の外部応力に対する耐久性に優れ、光ファイバ素線相互間の粘着性が低く、かつ、透明性に優れた光ファイバ素線の最外層被覆用材料を提供する。 - 特許庁

When forming a plurality of scribe-lines on the surface of a brittle material substrate 90 in directions crossing mutually, island-like protective films Q are formed on the intersection points of the scribe-lines to relieve the load stress of a cutter wheel.例文帳に追加

脆性材料基板９０の表面に複数本のスクライブラインを互いに交差する向きに形成する場合、スクライブラインの交点となる位置に、カッターホイールの荷重応力を緩和するため、島状の保護膜Ｑを形成する。 - 特許庁

By forming a convex part or a recessed part so that the welding counter parts are fitted to one another on the welded faces of metal electrodes 13, 13', sealing lines 14, 14', and the current supply lines 15, 15', strength resistance to stress from a perpendicular direction against the longitudinal direction of a glass tube 1 on the welded part surface is enhanced.例文帳に追加

金属電極１３，１３´、封着線１４，１４´および給電線１５，１５´の溶接面に、溶接相手と相互に嵌合するように凸部または凹部を形成することで、溶接部界面におけるガラス管１の長手方向に対して垂直方向からの応力への耐強度を高める。 - 特許庁

When such the metal mask 11 is used, at least a part in the relief 12a is filled with a stress relaxation layer material during patterning of the stress relaxation layer 5, so that a projecting part 14 projecting outside from an intersection O between extension lines X-X and Y-Y of adjoining two sides is formed at four corners of the stress relaxation layer 5.例文帳に追加

このメタルマスク１１を用いると、応力緩和層５のパターニング時に逃げ部１２ａ内の少なくとも一部に応力緩和層材料が充填されるので、応力緩和層５の四隅部分に、隣接する２辺の延長線Ｘ−Ｘ及びＹ−Ｙの交点Ｏよりも外側に突出する突出部１４が形成される。 - 特許庁

To provide a wiring substrate suppressing occurrence of tensile stress and compressive stress of an insulating film layer formed on a substrate and reducing the stress even if it occurs, and suppressing wiring delay by reducing parasite capacitance generated between wiring lines, and also to provide an electrooptical apparatus and an electronic equipment using the same.例文帳に追加

基板上に形成した絶縁膜層の引張り応力および圧縮応力の発生を抑制し、仮に応力が発生してもそれを低減することのできる配線基板、且つ配線間に発生する寄生容量を低減し配線遅延を抑制する基板、それを用いた電気光学装置及び電子機器を提供することを課題とする。 - 特許庁

To provide a semiconductor memory capable of performing a burn-in test capable of impressing desired voltage stress across bit lines without using a sense amplifier circuit.例文帳に追加

センスアンプ回路を用いることなくビット線間に所望の電圧ストレスを印加可能なバーンインテストを実行可能な半導体記憶装置を提供する。 - 特許庁

The method for driving the display device is characterised by applying stress conditions to lower the off current to the transistors arranged within the pixels, more specifically the transistors, of which the gate electrodes are connected to scanning lines.例文帳に追加

本発明の表示装置の駆動方法は、画素内に配置されたトランジスタ、より詳しくは、ゲート電極が走査線に接続されたトランジスタにオフ電流を低下させるストレス条件を印加することを特徴とする。 - 特許庁

To provide a wiring structure capable of ensuring a stress-migration resistance and an electromigration resistance while reducing resistances among wiring lines or between the wiring and a plug.例文帳に追加

配線間または配線とプラグとの間の抵抗を低減しつつストレスマイグレーション耐性、エレクトロマイグレーション耐性を確保できる配線構造を提供する。 - 特許庁

To provide a semiconductor memory which makes its data reliability improve, by reducing the stress on the memory cell gates due to a high voltage applied to the word lines at writing.例文帳に追加

書き込み動作時にワードラインへの高電圧印加によるメモリセルのゲートにかかるストレスを低減させ、データの信頼性を向上させる半導体記憶装置を提供する。 - 特許庁

Thus, the freedom of setting a burn-in voltage level is high, and a burn-in voltage (electric stress) is applied among all the bit lines.例文帳に追加

これによって、バーンイン電圧レベルの設定の自由度が高くなり、全てのビット線間にバーンイン電圧（電気的ストレス）を与えることが可能となる。 - 特許庁

To disclose a method for manufacturing a flash memory element capable of improving a threshold voltage disturbance (Vtdisturbance) by reducing a stress applied to a cell by minimizing an interference phenomenon between gate lines.例文帳に追加

本発明は、ゲートライン間の干渉現象を最小化し、セルに加えられるストレスを減らし、しきい値電圧障害(Vtdisturbance)を改善することができるフラッシュメモリ素子の製造方法を開示する。 - 特許庁

In a metal mask 11 used for forming a stress relaxation layer 5, a relief 11a swelling outside an intersection O between extension lines x-x and y-y of adjoining two sides is provided at four corners of a through hole 12.例文帳に追加

応力緩和層５の形成に使用されるメタルマスク１１として、透孔１２の四隅部に、隣接する２辺の延長線ｘ−ｘ及びｙ−ｙの交点ｏよりも外側に膨らむ逃げ部１１ａを設けたものを用いる。 - 特許庁

The jumper lines 31 and 32 are disposed in the positions across holes 33 and 34 disposed on the main body substrate 11 and are formed pliably deformable so as to prevent the exertion of stress to the soldering parts to the motor terminals 25 and 26.例文帳に追加

ジャンパ線３１，３２は、本体基板１１上に設けられた穴３３，３４を跨ぐ位置に設けられており、モータ端子２５，２６との半田付部にストレスがかからないように柔軟に変形できるようなっている。 - 特許庁

They point in the same directions as stress σt and σc, applied to the respective obverse and reverse of the fulcrum portion 13 as continuous lines show, when the contactor 11 receives force P and flexes about the fulcrum portion 13.例文帳に追加

これは実線のように、接触片１１が力Ｐを受けて支点部１３を中心に撓む場合において、この支点部１３の表面と裏面にそれぞれ加わる応力σt ，σcと同じ向きである。 - 特許庁

As a plurality of words can be read in an one word read time and a word line stress time for a read time of a plurality words is made smaller, the number of word lines is decreased, a time for selecting one word line can be increased.例文帳に追加

１ワードの読み出し時間で複数ワードを読むことができるので、複数ワードを読む時間に対するワード線ストレス時間が少なくなり、ワード線数が減るので１本のワード線が選択される時間を増大できる。 - 特許庁

To provide a multilayer substrate excellent in sticking property between a conductive film and a insulating film by making stress balance between interconnect lines and the insulating film, and a semiconductor device thereof.例文帳に追加

配線と絶縁膜間の応力均衡をなして，導電膜と絶縁膜との間の付着特性が良好な積層装置及び半導体装置を提供する。 - 特許庁

When the TAB substrate 6 is ruptured from a TCP 32, a perforation 33 and a perforation 34 are provided on the rupturing lines of a wiring 29 formed on the TAB substrate 6 to permit the reduction of a stress impressed on the wiring 29.例文帳に追加

ＴＣＰ３２からＴＡＢ基板６を破断する際に、ＴＡＢ基板６上に形成された配線２９の破断線上に孔３３及び孔３４を設け、配線２９にかかる応力を低減させることができる。 - 特許庁

By this configuration, when an external force acts on at least one of the cutout bottom faces 36b and the cutout sidewalls 36a, 36c, stress concentrated near the lines of intersection 48 is distributed to the grooves 50.例文帳に追加

これにより、切欠底面３６ｂ及び切欠側面３６ａ、３６ｃの少なくとも一方に外力が作用したときに、交線４８近傍に集中する応力を溝部５０に分散させる。 - 特許庁