「バスよ」に関連した英語例文の一覧と使い方(318ページ目) - Weblio英語例文検索

本発明は、複数のインターフェースを有し、外部から所望のインターフェース経由で供給される画像データを受信し、内蔵するメモリに格納し、画像処理を行う電子印刷装置用の画像処理コントローラにおいて、メモリ３にメモリバスを介して接続され当該メモリへのアクセスを制御するメモリコントローラMCと、画像データの入出力を行う入出力コントローラIOCとを有する。例文帳に追加

Concerning the image processing controller for electronic printer having plural interfaces for receiving image data supplied through the desired interface from the outside, storing these data in an incorporated memory and performing image processing, this device has a memory controller MC connected through a memory bus to a memory 3 for controlling access to the relevant memory and an input/output controller IOC for inputting/outputting image data. - 特許庁

通信クラスタ内の各ノードＡ〜Ｄをアクティブスターカプラ１０から順次切り離して通信障害の要因となっている故障発生箇所を特定する際、同期ノードであるノードＢやノードＣがアクティブスターカプラ１０から切り離されたときに、アクティブスターカプラ１０が、ノードＢやノードＣの代理として同期フレームをバス上に送出する。例文帳に追加

When specifying the failure occurrence part which causes communication failure by subsequently separating respective nodes A to D inside the communication cluster from an active star coupler 10, when a node B or a node C to be a synchronous node is separated from the active star coupler 10, the active star coupler 10 transmits a synchronous frame onto a bus as a representative of the node B or the node C. - 特許庁

全体を制御するＣＰＵ１、処理手順が格納されたＲＯＭ２、処理を行うに当たっての一時的なデータを記憶するＲＡＭ３、通信手段としてのＣＣＵ４、復元手段としてのＤＣＲ５、印刷手段としてのプロッタ６、受信した画像データを記憶するＰＭ７がそれぞれ内部バス８に接続されている。例文帳に追加

A CPU 1 controlling the whole, a ROM 2 in which processing procedures are stored, a RAM 3 in which temporary data is stored when processing is performed, a CCU 4 as a communicating means, a DCR 5 as a restoring means, a plotter 6 as a printing means and a PM 7 storing received image data are respectively connected to an internal bus 8. - 特許庁

クロック（ＣＫ）に同期して動作する同期デバイス（１０２）のクロックの周波数情報を入力する入力部と、同期デバイスから非同期デバイス（１０６）への第１のアクセス信号を入力すると、第１のアクセス信号を基に第２のアクセス信号を生成して非同期デバイスに出力する信号生成部とを有する非同期バスインタフェース（１０４）が提供される。例文帳に追加

This asynchronous bus interface 104 is provided with an input part for inputting the frequency information of the clock of a synchronous device 102 operating synchronously with a clock CK and a signal generating part for, when inputting a first access signal from the synchronous device to an asynchronous device 106, generating a second access signal based on the first access signal, and for outputting it to the asynchronous device. - 特許庁

異なる電源にそれぞれ接続された複数のＡＳＩＣ２、ＡＳＩＣ３と、前記複数のＡＳＩＣの間で画像転送を行うため、複数のＡＳＩＣを接続するＡＣカップリングを備えた高速シリアルインターフェース４と、複数の省エネモードに応じて前記複数のＡＳＩＣ間のバス制御を遮断し、複数のＡＳＩＣの電源をＯＦＦとする手段とを備える。例文帳に追加

This device comprises the plurality of ASICs 2, 3 connected to different power sources, respectively, the high-speed serial interface 4 comprising the AC coupling to connect the plurality of ASICs in order to transfer images among the plurality of ASICs, and a means for blocking bus control among the plurality of ASICs according to a plurality of power saving modes and turning off power of the plurality of ASICs. - 特許庁

循環バス１１における懸濁液１ａの液面レベルを少なくとも多数点において検知する液レベル検知手段１０と、この液レベル検知手段１０の検知信号Ｓに基づいて分散媒３ａの注入及び／又は懸濁液１ａの排水を制御する制御手段１１０とを設けることとした。例文帳に追加

This measuring instrument is provided with a liquid level detecting means 10 for detecting a liquid level of a suspension 1a in a circulation bath 11 at at least a large number of points, and a control means 110 for controlling injection of the dispersive medium 3a and/or draining of the suspension 1a, based on a detection signal S from the liquid level detecting means 10. - 特許庁

プロセッサを用いたプロトコルハンドラにおいて、プロセッサのシステムバスをＩ／Ｏデバイス、メモリデバイス等へのアクセス信号へ変換する際、リードでプロセッサが待たされる時間を短縮し、短縮された時間を演算などの内部処理に使用して、システム回路全体の性能向上を行うこと。例文帳に追加

To improve the total performance of a system circuit by shortening the time for which a processor is made to wait to read when the protocol handler using a processor converts the system bus of the processor into an access signal to an I/O device, a memory device or the like, and using the time obtained by the shortening for internal processes for operation or the like. - 特許庁

ＩＥＥＥ１３９４シリアルバスに接続されるディジタル録画装置において、ＤＶカメラの種類に係らず、ＤＶカメラが再生状態から停止状態又は巻戻し状態に移行したときに、ＤＶテープの再生が中断されたか、ＤＶテープからのダビングが終了したかをユーザに知らせることを可能にして、ＤＶテープからのダビング漏れを防ぐ。例文帳に追加

To prevent escape from dubbing from a DV tape by letting a user know whether playbacking of the DV tape is interrupted or dubbing from the DV tape is finished when a DV camcorder shifts from a playback state to a stop state or rewind state , regardless of kinds of DV camcorders, in a digital video recorder connected to an IEEE1394 serial bus. - 特許庁

ターゲット２０を起点としてコネクションレス・トランザクションを行なう場合、ターゲット２０のマネージメント・エージェント２１は、イニシエータ１０にログインしてもらうために、ＩＥＥＥ１３９４バス３０を介して、共有メモリ１２に設けられたログイン勧誘レジスタ１３に、自らのＧＵＩＤを書き込んで、ログイン勧誘を行なう。例文帳に追加

When the connectionless transaction is executed with the target 20 as the start point, the management agent 21 of the target 20 writes one'own GUID in a log-in invitation register 13 arranged in a shared memory 12 via an IEEE1394 bus 30 in order to permit an initiator 10 to execute log-in and, then, executes log-in invitation. - 特許庁

さらにサブマイクロコンピュータ２４からの制御情報が、例えばＩＩＣバス３５を通じて第２の受信復調部３に設けられる周波数選択部３１、復調部３２、誤り訂正部３３にも供給され、また、これらの回路からの情報信号（データ）が収拾されて、第２の受信復調部３の動作の制御が行われる。例文帳に追加

The sub-microcomputer 24 also supplies control information to a frequency selector 31, a demodulator 32 and an error corrector 33 provided in a second receiving modulator 3 over e.g. an IIC bus 35, and collects information signals (data) from these circuits to control the operation of the second receiving demodulator 3. - 特許庁

プログラム作成装置１０は、記分散制御システムを仮想的に実現するシミュレータ（ＤＣＳ制御ステーションシミュレータ１１、仮想ＤＣＳ操作監視端末１２等）と、仮想通信バスＢを介して上記のシミュレータと通信が可能であり、所定のプログラムに基づいた安全制御を行う安全計装システムを仮想的に実現する安全制御ステーションシミュレータ１４とを備える。例文帳に追加

The program creating device 10 includes a simulator (a DCS control station simulator 11, a virtual DCS operation monitoring terminal 12, etc.) which virtually attains the distributed control system; and a safety control station simulator 14 communicable with the simulator through a virtual communication bus B, which virtually attain the safety instrumentation system for controlling safety based on a predetermined program. - 特許庁

タブ線３は、表裏両面に、それぞれ長手方向に亘って連続する複数の凸部及び凹部が幅方向に交互に設けられてなる凹凸部２１が形成されており、その一端が表面電極であるバスバー電極１１と、その他端が裏面電極１３とそれぞれ接着性樹脂材を介して接続されている。例文帳に追加

A tub line 3 is formed recesses and protrusions 21, in which a plurality of recesses and protrusions continuing over a longitudinal direction are alternately provided in a width direction, on back and front surfaces, and one end of the recesses and protrusions 21 is connected with a bus bar electrode 11 which is a surface electrode, and an other end is connected with a back electrode 13, both through an adhesive resin material. - 特許庁

通話路スイッチ２と、制御装置３と、着信時間設定テーブル６、不応答転送先テーブル７、不応答転送ＩＤテーブル８、代行者テーブル９のメモリ領域５を有する記憶装置４と、制御バスＢL、内線インタフェースＩN1〜ＩNn、外線インタフェースＩG1〜ＩGk、通話路ｐ1〜ｐn，ｒ1〜ｒkを備える。例文帳に追加

The private branch exchange comprises a channel switch 2, a controller 3, a storage unit 4 having an incoming time set table 6, an unanswered transfer destination table 7, an unanswered transfer ID table 8, and an agent table 9, a control bus BL, an extension interfaces IN to INn, outside line interfaces IG1 to IGk, and channels P1 to Pn, rp to rk. - 特許庁

プロトコル処理装置５は、データ記録装置４からブロック単位でＩ／Ｏバスに送信されたデータを、主記憶装置を経由せずに直接受け付けるデータ受付部５１と、データ受付部５１で受け付けたブロック単位のデータをパケット単位でネットワークに送信するネットワーク処理部５３と、を有する。例文帳に追加

The protocol processing device 5 includes a data receiving section 51 which directly receives data transmitted from the data recording device 4 to the I/O bus for the unit of a block without via a main storage device, and a network processing section 53 which transmits the data for the unit of a block received by the data receiving section 51 to a network for the unit of a packet. - 特許庁

作業を行うために高所作業車を傾斜した場所に設置したとしても、設置場所の傾斜の度合いに対応して、平衡ロッドの長さを自動的に調節するので、アームの先端に設けられた作業用のバスケットの作業床面を常に水平な状態に保持することができる屈折式ブームを有する高所作業車の提供。例文帳に追加

To provide a vehicle for high lift work having a flexing boom capable of holding always in a horizontal state the working floor of a working basket installed at the tip of an arm by automatically adjusting the length of a balancing rod according to an inclined degree of a set up place even if the vehicle for high lift work for working is set in the inclined place. - 特許庁

バス２２を介して画像メモリ１４にアクセスするＤＭＡコントローラ３において、制御部３０が、第１レジスタ群３１に格納してある値に基づくＤＭＡ転送処理の実行を制御し、このＤＭＡ転送処理が終了した場合、第２レジスタ群３２に、次に実行すべきＤＭＡ転送処理に係る値が格納してあるか否かを判断する。例文帳に追加

In a DMA controller 3 accessing an image memory 14 via a bus 22, a control part 30 controls the execution of DMA transfer processing based on a value stored in a first register group 31; and when the DMA transfer processing ends, decides whether a value relating to the DMA transfer processing to be executed the next is stored in a second register group 32. - 特許庁

第１のデバイス１０が有する信号生成部１１で生成された２値信号を信号出力部１２で３値信号としてデータバス４０上に出力し、第２のデバイス２０が有する信号入力部２１でその３値信号を受信して２値信号に復元し、その２値信号を信号処理部２２で処理する。例文帳に追加

A binary signal generated by a signal generating section 11 that a first device 10 includes is converted into a tertiary signal and outputted onto a data bus 40 by a signal output section 12, that tertiary signal is received and restored into binary signal by a signal input section 21 that a second device 20 includes, and that binary signal is processed by a signal processing section 22. - 特許庁

シリアルＡＴＡインタフェースを持つ電子機器において、予め定められたコマンドの発行または受信が検知された場合に（ステップＳ２）、当該コマンドの実行完了が確認されたことに応じて（ステップＳ４）、シリアルＡＴＡインタフェース（シリアルＡＴＡバス）のパワーセーブモードへの移行が制御される（ステップＳ８）構成とする。例文帳に追加

In the electronic equipment having a serial ATA interface, when issuance or reception of a predetermined command is detected (step S2), transfer of the serial ATA interface (the serial ATA bus) to a power saving mode is controlled (step S8) according to the confirmation of execution completion of the command (step S4). - 特許庁

そしてこのサブマイクロコンピュータ２４からの制御情報が、例えばＩＩＣバス２５を通じて第１の受信復調部２に設けられる周波数選択部２１、復調部２２、誤り訂正部２３に供給されると共に、これらの回路からの情報信号（データ）が収拾されて、第１の受信復調部２の動作の制御が行われる。例文帳に追加

The sub-microcomputer 24 supplies control information to a frequency selector 21, a demodulator; 22 and an error corrector 23 provided in the first receiving modulator 2 over e.g. an IIC bus 25, and collects information signals (data) from these circuits to control the operation of the first receiving demodulator 2. - 特許庁

サンプリングレジスタＳＭＲへクロックを供給するクロックラインＣＬを２分割して経路にスイッチＳＷ１、ＳＷ２を設け、同様にデータを供給するデータバスラインＤＬの経路にスイッチＳＷ１１、ＳＷ１２を設け、サンプリングレジスタＳＭＲへの接続を前半と後半とで分割して制御する。例文帳に追加

In this circuit, the connection to a sampling register SMR is controlled by dividing it into the first half and the second half by providing switches SW1, SW2 in the bisected routes of a clock line CL supplying clocks to the SMR and by providing switches SW11, SW12 in the routes of a data bus line DL supplying data to the SMR similarly. - 特許庁

本発明の電気接続箱は、ハウジング内に組み付けられる配線板３０と、この配線板３０に配設されるバスバー４０と、ハウジングに固定されて相手側の機器と嵌合するコネクタブロック６０と、このコネクタブロック６０に機器が嵌合したときに機器側の端子と先端部が接触するタブ端子５０とを備える。例文帳に追加

An electrical junction box has a wiring board 30 incorporated in housings, bus bars 40 wired on the wiring board 30, a connector block 60 which is fixed to the housing and mated with a corresponding external apparatus, and tab terminals 50 whose tip parts are brought into contact with terminals on the apparatus side. - 特許庁

本発明は、メインモジュールからの測定開始のコマンドに従って測定を行い、測定データをメインモジュールに出力する測定モジュールを複数具備し、メインモジュールと複数の測定モジュールとを専用バスで接続した多点データ収集装置に改良を加えたものである。例文帳に追加

The apparatus for collecting the multi-point data comprises a plurality of the measurement modules that transfer the measured data to a main module after the data is measured according to a measurement start command, and is an improved data collecting device for the multi-point having a main module and the plurality of the measurement modules connected with an exclusive bus. - 特許庁

シーケンスコントローラ３０は、ハードリセット後、ＴＦＲ１２のステータスレジスタのビジービットをセットして、ＳＡＴＡバス側でのデバイス存在検知期間ＴＡの経過をウェイトし、期間ＴＡが経過した後に、ＳＡＴＡデバイス４が非存在であることが検知された場合に、ＴＦＲ１２のステータスレジスタにデバイス非存在コードを設定する。例文帳に追加

The sequence controller 30 sets the busy bit of a status register in the TFR 12, waits the passage of a device existence detection period TA on the side of the SATA bus, and then, sets a device non-existence code in the status register of the TFR 12 when the non-existence of the SATA device 4 is detected after the period TA elapses. - 特許庁

ホスト側の装置にのみ電源が入っており、ＡＴＡＰＩをインターフェイスとする外付け用のデバイスには電源が入っていない状態において両者がコントロールバス等の信号線を介して接続された場合であっても、デバイスの誤動作、またデバイスが有する半導体の劣化を防ぐことができる保護回路を提供する。例文帳に追加

To provide a protective circuit capable of preventing the malfunction of a device or the deterioration of a semiconductor possessed by the device even in the connection of a host-side device laid in a power supply ON state to an external device with ATAPI as interface laid in a power supply OFF state through a signal line such as control bus or the like. - 特許庁

内部処理モジュール３１１は、第２の期間に続いて、予め定められた正の整数を周期に乗じた第３の期間が経過した場合に、第３の期間に続いて、周期から前記第２の期間を差し引いた第４の期間内に、当該アドレスに対応するデータであって、スレーブ装置がバス１００に出力したデータを入力する。例文帳に追加

The module 311 inputs, after a lapse of a third period calculated by multiplying the period by a predetermined positive integer, data corresponding to the address which is output by a slave device to the bus 100 within a fourth period after reduction of the second period from the period successively to the third period. - 特許庁

信頼性のある識別表示を保証する簡易化された及び／又は改良された方法と、増加したロバスト性とコンパクトさに関して最適化された設計と所望のコンポーネント数を有する、ソリトンモードの超短パルスレーザーにおける単一、二重、又は多重パルス状態の検出と識別のための対応する装置とを提供すること例文帳に追加

To provide a simplified and/or improved method for guaranteeing reliable identification display, and provide a device for responding to detection and identification of a signal, double, or multiple pulse state in soliton mode ultrashort pulse laser having optimized design and the desired number of components in regards to increased robustness, and compactness. - 特許庁

プラズマディスプレイパネルの前面基板は、上部ガラス基板11と、該上部ガラス基板11上に形成された透明電極12及びバス電極13の上から上部ガラス基板11全面に形成される、着色剤が添加された上部誘電体層14Bと、該上部誘電体層14B上に形成された保護膜15とから構成されている。例文帳に追加

The front substrate of the plasma display panel is composed of an upper glass substrate 11, a transparent electrode 12 and a bus electrode 13 formed on the upper glass substrate 11, an upper dielectric layer 14B to which colorant is added, and a protection layer 15 formed on the upper dielectric layer 14B. - 特許庁

命令フェッチサイクルと命令デコードサイクルと命令実行サイクルの３段階のステージに分かれたパイプライン処理を行うデジタルシグナルプロセッサにおいて、命令デコーダ１４で条件実行命令をデコードする際には、条件が一致することを想定してレジスタＡの値をデータバス上にのせる。例文帳に追加

Concerning a digital signal processor for performing pipeline processing divided into three stages of an instruction fetch cycle, an instruction decode cycle and an instruction execute cycle, when decoding a conditional executing instruction through an instruction decoder 14, the value of a register A is put on a data bus while estimating the matching of conditions. - 特許庁

通信ネットワークを形成する複数のノードのうちの少なくとも１のノードに使用するのに適した信号処理回路であって、１のノードのリンク層の状態が通信可能なアクティブ状態から通信ができない非アクティブ状態に変化した場合に、１のノードが自動的にバスリセットを発行する。例文帳に追加

In the signal processing circuit suitable to be used for at least one node of plural nodes forming the communication network, when the state of the link layer of one node is changed from the active state capable of communication to the inactive state incapable of communication, one node automatically issues bus reset. - 特許庁

情報処理装置は、最下層にハードウェアとしてのキーボード１を備え、このキーボード１の上層にハードウェアとしての組み込みコントローラ１１を備え、さらにこの組み込みコントローラ１１の上層にバスを介してソフトウェアとしてのオペレーティング・システム２０及びアプリケーション・プログラム３０を備える階層構造からなる。例文帳に追加

This information processing unit comprises a hierarchical structure equipped with a keyboard 1 as hardware in the lowermost layer, equipped with a built-in controller 11 as hardware in an upper layer of the keyboard 1, and equipped with an operating system 20 and an application program 30 as software in an upper layer of the built-in controller 11 by interlaying buses. - 特許庁

ブロックインスタンシェーション対応機器に対して実機接続なしでエンジニアリング（オフラインエンジニアリング）を可能とすると共に、実機が設置された場合には、必要に応じてブロックインスタンシェーションを実施し、エンジニアリングデータを実機に設定可能なフィールドバスシステムを実現する。例文帳に追加

To provide a field bus system which enables engineering (off-line engineering) of devices compatible with block instantiation, without a connection to an actual device, and which, if an actual device is installed, executes block instantiation as necessary to enable engineering data to be set in the actual device. - 特許庁

業界標準規格のバスを搭載するオープン系サーバにおいて、制御レジスタをメモリ空間及びＩＯ空間にマッピングし、且つ該デバイスを制御するための制御レジスタを一つしか保持していないデバイスをＬＰＡＲ制御プログラムの制御下で動作する複数のＯＳからの同時アクセスを可能とする技術を提供する。例文帳に追加

To provide technology for mapping a control register to a memory space and IO space in an open-system server mounted with a bus of an industry standard, and allowing simultaneous access from a plurality of OSs operating under control of a LPAR (Logical Partition) control program to a device holding only one control register for controlling the device. - 特許庁

薄膜の抵抗体１３で形成され互いに独立した複数個の直流抵抗チップ１１からなる抵抗モジュール基板１０であって、直流抵抗チップ１１は実装する配線回路基板のバス配線２０パターンピッチの範囲内で形成され、直流抵抗チップ１１の両端には、フリップチップ電極端子１４を有している。例文帳に追加

The resistor modular substrate 10 comprises a plurality of independent DC resistor chips 11 formed of a thin film resistor 13 wherein the DC resistor chips 11 are formed within the pattern pitch of a bus wiring 20 on a wiring circuit board for mounting the DC resistor chips 11 and flip-chip electrode terminals 14 are provided at the opposite ends of the DC resistor chips 11. - 特許庁

シリアルＡＴＡインタフェースを持つ電子機器において、予め定められたコマンドの発行または受信が検知された場合に（ステップＳ２）、当該コマンドの実行完了が確認されたことに応じて（ステップＳ４）、シリアルＡＴＡインタフェース（シリアルＡＴＡバス）のパワーセーブモードへの移行が制御される（ステップＳ８）構成とする。例文帳に追加

This electronic equipment with a serial ATA interface is constituted to control transition to a power saving mode of the serial ATA interface (serial ATA bus) (step S8), on confirmation of copletion of a predetermined command (step S4), when detecting that the command is issued or received (step S2). - 特許庁

通信チャネルインタフェース回路は、内部バス経由でレジスタ回路に設定された通信チャネルバッファ領域の定義情報に基づいて、通信チャネルバッファ領域から対応する通信チャネルに与える送信データを読み出し且つ通信チャネルから与えられる受信データを対応する通信チャネルバッファ領域に書き込む制御を行う。例文帳に追加

The communication channel interface circuit is configured to perform control for reading transmission data to be applied to the corresponding communication channel from the communication channel buffer area, and for writing reception data to be applied from the communication channel in the corresponding communication channel buffer area on the basis of the definition information of the communication channel buffer area set in a register circuit via the internal bus. - 特許庁

メモリコントローラ２００において、ホストコントローラ１００がＳＲＡＭ３２０のメモリサイクルの実施をメモリコントローラ２００に指示すると、ＳＲＡＭコントローラ２０３は、ＳＲＡＭ３２０に対するメモリ制御コマンドをＳＲＡＭ制御線５０４に出力し、アドレスデータを共通アドレス／データバス５０３にて出力する。例文帳に追加

When a host controller 100 instructs execution of the memory cycle of the SRAM 320 to a memory controller 200, an SRAM controller 203 in the memory controller 200 outputs a memory control command for the SRAM 320 to an SRAM control line 504, and outputs address data through a shared address/data bus 503. - 特許庁

ストリーミング配信システムにおけるユーザの切り替え指示の際にストリームの切り替え時間遅れをできるだけ少なくして映像や音声を切り替えて表示することが可能なストリーミングの切り替えを実現するクライアント端末、ストリーミングサーバ、ストリーミング切り替えシステム及びストリーミング切り替え方法を提供する。例文帳に追加

To provide a client terminal, a streaming server, and a system and method for streaming switching that realize switching of streaming to switch and display video and audio while reducing switching time delay of a stream as much as possible when a user of a streaming distribution system indicates switching. - 特許庁

スレーブのＥＣＵ２ａでは、信号分離回路２３ａがＣＡＮバス３に送信されるＣＡＮの通信信号とシリアル通信信号とを各別に受信し、入出力制御回路２４ａにてシリアル通信信号を電源制御信号として入力して電源回路２１ａへ出力し、マイコン２０ａのオン／オフを制御する。例文帳に追加

In the slave ECU 2a, a signal separation circuit 23a receives the communication signal of the CAN to be transmitted to the CAN bus 3 and the serial communication signal separately, and an input/output control circuit 24a inputs the serial communication signal as a power supply control signal and outputs it to a power supply circuit 21a to control the ON/OFF of the microcomputer 20a. - 特許庁

ネットワーク対応機器がフィールドバスプロトコルを満たしているかどうかを検査するに必要な一連の送信データと、それに対応する受信データ、所望のメッセージを促すメッセージコード、所望の場所で待ち時間を入れるウェイトコードを通信スクリプト１８としてファイルメモリ１６に格納しておく。例文帳に追加

This equipment stores a series of pieces of transmission data required for testing whether the apparatus adaptable to a network meets a field bus protocol, reception data corresponding to it, a message code quickening a desired message, and a weight code for inputting a waiting time at a desired place as a communication script 18. - 特許庁

フィラメントワインディング装置１０は、カーボン繊維３０をセットし巻き出しを行うクリールスタンド１４と、巻き出されたカーボン繊維３０に樹脂を含浸させ、樹脂含浸繊維３２として供給するレジンバス１６と、樹脂含浸繊維３２を揃えてライナー２０に沿って巻き付けるアイクチ案内部１８とを含んで構成される。例文帳に追加

The filament winding apparatus 10 is constituted of a creel stand 14 for setting carbon fibers 30 to unwind them, a resin bath 16 for impregnating the unwound carbon fibers 30 with a resin to supply them as the resin-impregnated fibers 32 and an Aikuchi-guide part 18 for arranging the resin impregnated fibers 32 to wind them along a liner 20. - 特許庁

半導体素子を内蔵してなると共にパワー端子２１を有する複数の半導体モジュール２と、半導体モジュール２を冷却する複数の冷却管３とを積層配置してなり、複数の半導体モジュール２のパワー端子２１を接続する電力ラインを構成するバスバー４を備えた電力変換装置１。例文帳に追加

The power conversion equipment 1 is constituted by stacking a plurality of semiconductor modules 2, which have semiconductor elements within and further have power terminals 21, and a plurality of cooling tubes 3, which cool the semiconductor modules 2, and it is equipped with bus bars 4, which constitute power lines that connect the power terminals 21 of the plurality of semiconductor modules 2. - 特許庁

プロセスプラントに、プロセス制御機能を実行するプロセス制御入力／出力デバイスと、安全フィールドデバイスに接続されている安全ロジックソルバとに第一の通信バスを介して通信可能に接続されているプロセスコントローラを備え、安全ロジックモジュールシステムは、安全ロジックモジュールが格納されたコンピュータ読み取り可能メモリを備えている。例文帳に追加

The process plant includes a process controller connected to a process control input/output device for performing a process control function, and a safety logic solver connected to a safety field device to communicate through a first communication bus, and the safety logic module system includes a computer readable memory storing in the safety logic module. - 特許庁

画像送信装置１００は、画像表示装置３００に動画像データを伝送している最中に画像表示装置２００がバス４００に接続されたことを検出すると、画像表示装置３００に送信した最新フレームとその参照フレームそれぞれの動画像データを画像表示装置２００に送信する。例文帳に追加

When an image transmitter 100 detects in the midst of sending moving picture data to an image display device 300 that an image display device 200 is connected to a bus 400, the image transmitter 100 transmits the moving picture data of a newest frame sent to the image display device 300 and its reference frame to the image display device 200. - 特許庁

カス（ＣＡＳ）アクセス途中にプリチャージインタラプトが入力されたとき、これをローカル（ｌｏｃａｌ）にカラム選択信号（ｃｏｌｕｍｎｓｅｌｅｃｔｉｏｎ ｓｉｇｎａｌ）、又はデータバスラインのデータにインタラプトを掛けることではなく、バッファ１０、２０、４０でマスタークロックラッチ（ｍａｓｔｅｒ ｃｌｏｃｋ ｌａｔｃｈ）と、インタラプト内部命令イネーブルまでのディレイ時間を最少化してプリデコーダストローブ信号にインタラプトを掛ける。例文帳に追加

When pre-charge interrupt is inputted in half way of CAS access, interrupt is not applied to a column selection signal or data of a data bus line locally, but interrupt is applied to a pre-decoder strobe signal by minimizing master clock latch by buffers 10, 20, 40 and a delay time to interrupt internal instruction-enable. - 特許庁

バスレフ型構造を持つスピーカー装置は、スピーカーの取付部１６を有する第１室１２と、音道孔１７を通って第１室１２と繋がった第２室１３と、第２室１３から第１室１２を貫通して伸びる貫通管２０と、貫通管２０を通って第２室１３と繋がった第３室１４を含む。例文帳に追加

The speaker apparatus with the bass reflex structure includes: a first chamber 12 with a speaker fitting part 16; a second chamber 13 connected to the first chamber 12 via a sound guide hole 17; a through-tube 20 extended from the second chamber 13 by passing through the first chamber 12; and a third chamber 14 connected to the second chamber 13 by passing through the through-tube 20. - 特許庁