「半解析」に関連した英語例文の一覧と使い方(8ページ目) - Weblio英語例文検索

この発明は、ＭＣＰとしてマイコンＣＰＵチップとともに基板に実装されたＩＰチップを外部から独立して解析可能とし、不良解析の容易化を図った半導体装置を提供することを課題とする。例文帳に追加

To provide a semiconductor device, capable of independently analyzing an IP(Interactual Property) chip packaged on a substrate as a MCP (Multiple Chip Package) together with a microcomputer CPU chip and for simplifying failure analysis. - 特許庁

半導体集積回路における基板部分を複数のサイズを有するセルにメッシュ分割して得られる基板モデルを解析する基板モデル作成及び方法、並びに基板ノイズ解析装置及び方法を提供する。例文帳に追加

To provide a substrate model preparing device and method analyzing a substrate model obtained by mesh-dividing a substrate part in a semiconductor integrated circuit into cells having a plurality of sizes, and to provide a substrate noise analysis device and method. - 特許庁

半導体メモリの外部からの電気的な制御により短時間で確実にオートパワーダウン制御信号を生成してオートパワーダウン機能を強制的に抑止し、不良解析の確実化、不良解析時間の短縮化を図る。例文帳に追加

To assure defect analysis and to shorten defect analyzing time by generating surely auto-power-down control signal in a short time by electrical control from the outside of a semiconductor memory, and suppressing forcedly an auto-power-down function. - 特許庁

被写体を撮影したライブビュー画像が表示されている段階において、シャッターの半押しを検知すると（ステップＳＡ１）、画像解析エリアＡ内の画像解析を行う（ステップＳＡ２）。例文帳に追加

At a stage where a live view image taking an image of a subject is displayed, when a half push of a shutter is detected (step SA1), an imaging device performs image analysis within an image analysis area A (step SA2). - 特許庁

非接触で良品との比較なしに不良品単独で不良箇所を判定できる半導体装置の不良解析方法、不良解析装置、及びそれらのコンピュータプログラムを提供する。例文帳に追加

To provide a defect analysis method and a defect analysis apparatus for a semiconductor apparatus, and a computer program for the same capable of determining defect points, without the comparison with a non-defective product in a noncontact manner by the defective product itself. - 特許庁

故障箇所の絞り込みが困難である高抵抗故障を比較的容易に特定することができる半導体集積回路の故障解析装置及び故障解析方法を提供する。例文帳に追加

To provide a failure analyzer and a failure analysis method of a semiconductor integrated circuit, capable of comparatively easily specifying such a high resistance failure that minute search of a failure spot is difficult. - 特許庁

欠陥起因歩留まり解析方法の有効性を保証し、ウェーハ上の欠陥に基づく不良発生要因推定を容易化する半導体欠陥解析システムを提供する。例文帳に追加

To provide a system for analyzing defect of semiconductor which can guarantee the effectiveness of a possible solution for defect-derived degradation of yield and make easier defect occurring factor estimation based on the defects formed on a wafer. - 特許庁

パターン識別装置は、半教師あり学習メカニズムによって、識別対象パターンサンプルの構造特性を解析すると共に、核空間内で識別対象パターンサンプルに対し線形埋め込み解析を行う。例文帳に追加

A pattern identification device not only analyzes structure characteristics of a pattern sample to be identified but also performs linear embedding analysis of the pattern sample to be identified in a kernel space, by a semi-supervised learning mechanism. - 特許庁

データ解析用ＥＷＳ内のデータ解析機構２ａにおいて、不良発生部１１は、実際の半導体デバイスに発生すると想定される不良形状データを擬似的に発生する。例文帳に追加

In a data analytical mechanism 21 inside an EWS for device analysis, a defect generation part 11 generates in a pseudo manner defect shape data assumed to be generated in the actual semiconductor device. - 特許庁

ゲート電極へのチャージアップの有無を解析する手法を用いても、書き込まれた情報を解析することができないようにするアンチヒューズをメモリ素子として有する半導体装置を提供する。例文帳に追加

To provide a semiconductor device that has an anti-fuse, which prevents written information from being analyzed even through the use of a technique that analyzes the presence or absence of charge-up on a gate electrode, as a memory element. - 特許庁

内蔵メモリの不良原因の解析時間を短縮することができると共に、内蔵メモリの不良原因解析用の回路規模を小さくすることができる半導体集積回路を提供することを目的とする。例文帳に追加

To provide a semiconductor integrated circuit capable of reducing its size for analyzing defective cause of built-in memories, as well as shortening the analysis time for the cause of defective built-in memories. - 特許庁

半導体集積回路の故障解析において、短時間で容易に論理回路の接続関係を把握することができ、論理回路のエラーの発生原因を解析するためのデータの表示方法を提供する。例文帳に追加

To provide a display method of data for analyzing the cause of an error generated in a logic circuit which can grasp the connectional relation in a logic circuit easily in a short time when a trouble analysis of a semiconductor integrated circuit is executed. - 特許庁

半導体集積回路における基板部分を複数のサイズを有するセルにメッシュ分割して得られる基板モデルを解析する基板モデル作成及び方法、並びに基板ノイズ解析装置及び方法を提供する。例文帳に追加

To provide a device and a method for analyzing the substrate model obtained by dividing a substrate part in a semiconductor integrated circuit into cells with a plurality of sizes in mesh and a device and a method for analyzing substrate noise. - 特許庁

半導体装置内の信号線の非接触な動作波形解析を高時間分解能で行うことができる半導体装置を提供する。例文帳に追加

To provide a semiconductor device capable of performing non-contact waveform analysis of a signal wire in a semiconductor device. - 特許庁

このモデル化したメガセル６０を半導体集積回路内のメガセルとして付与した後に、この半導体集積回路の電圧降下解析を行う。例文帳に追加

The modelized megacell 60 is applied as the megacell in the semiconductor integrated circuit, and then the voltage drop of the semiconductor integrated circuit is analyzed. - 特許庁

基板、基板保持装置、解析装置、プログラム、検出システム、半導体デバイス、表示装置、および半導体製造装置例文帳に追加

SUBSTRATE, SUBSTRATE HOLDING APPARATUS, ANALYSIS APPARATUS, PROGRAM, DETECTION SYSTEM, SEMICONDUCTOR DEVICE, DISPLAY APPARATUS, AND SEMICONDUCTOR MANUFACTURING APPARATUS - 特許庁

キャビティ基板を備える半導体モジュール、その不良解析方法、及び該半導体モジュールの製造方法例文帳に追加

SEMICONDUCTOR MODULE HAVING CAVITY SUBSTRATE, FAILURE ANALYSIS METHOD FOR THE SAME, AND METHOD OF MANUFACTURING THE SEMICONDUCTOR MODULE - 特許庁

半導体チップ裏面側から容易に行うことのできる半導体デバイスの不良解析方法を提供する。例文帳に追加

To provide a failure analyzing method for a semiconductor device that easily performs from the back of a semiconductor chip. - 特許庁

半導体集積回路装置の静電ノイズ耐性解析方法、およびこれを用いた半導体集積回路装置の設計最適化方法例文帳に追加

METHOD OF ANALYZING ELECTROSTATIC NOISE TOLERANCE OF SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE, AND METHOD OF OPTIMIZING DESIGN OF THE SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE USING THE SAME - 特許庁

フェイルビットマップを速やかに表示し、半導体装置の検査コストの増大を防止できる半導体装置の不良解析システムを提供する。例文帳に追加

To provide a semiconductor device failure analysis system that displays a fail bit map speedily so as to prevent increase in the cost of semiconductor device testing. - 特許庁

半導体基板の表側に配置された回路が半導体基板の裏側から解析されることを検出する技術を提供することを目的とする。例文帳に追加

To provide a technique which detects that a circuit disposed on the front side of a semiconductor substrate is analyzed from the rear side of the semiconductor substrate. - 特許庁

半導体層上に形成されたパターン・フィーチャを解析するための半導体製造自動化手法を提供する。例文帳に追加

To provide a semiconductor manufacture automating technique for analyzing a pattern feature formed on a semiconductor layer. - 特許庁

半導体チップの平面研磨治具、該治具を用いた研磨装置及び半導体チップの解析用試料作成方法例文帳に追加

SEMICONDUCTOR CHIP PLANE GRINDING FIXTURE, GRINDING APPARATUS USING THE SAME, AND METHOD OF MANUFACTURING SAMPLE FOR ANALYSIS OF SEMICONDUCTOR CHIP - 特許庁

半導体集積回路の解析が容易に行える半導体集積回路用ソケットを提供すること。例文帳に追加

To provide a socket for a semiconductor integrated circuit by which the semiconductor integrated circuit can be analyzed easily. - 特許庁

半導体チップを搭載した半導体パッケージについて第一、第二のモデル化を行い、第一、第二の電磁界解析を行う。例文帳に追加

The semiconductor package having a semiconductor chip mounted therein is subjected to first and second modeling, and first and second electromagnetic field analyses are performed. - 特許庁

行列型配置ＴＥＧに含まれる半導体素子の電気特性ばらつきを効率よく解析可能な半導体評価システムを提供する。例文帳に追加

To provide a semiconductor evaluation system for efficiently analyzing electrical characteristic variations of a semiconductor element included in a matrix array TEG. - 特許庁

半導体ウェハに損傷を与えることなく半導体ウェハの電気的欠陥を高感度かつ高分解能で検査、観察および解析する。例文帳に追加

To inspect, observe, and analyze a semiconductor wafer for electrical defects with high sensitivity and high resolution, without damaging the wafer. - 特許庁

ＬＳＩ等の半導体装置内部の信号の遷移を容易に確認することが可能な解析システム及び半導体装置を提供すること。例文帳に追加

To provide an analysis system and a semiconductor device, capable of facilitating confirmation of transitions in signals inside a semiconductor device such as LSI. - 特許庁

半導体デバイスに照射されたレーザ光の反射光に起因するノイズが低減された半導体デバイス故障解析装置を提供する。例文帳に追加

To provide a semiconductor device failure analysis apparatus that can reduce noises resulting from reflection light of laser light which irradiates a semiconductor device. - 特許庁

また、この合わせずれの算出結果と半導体装置の特性の評価の結果とを比較して、半導体装置の歩留まり解析を行う。例文帳に追加

Furthermore, a calculated result of misalignment is compared with the evaluation result of the characteristics of a semiconductor device, to analyze the yield of the semiconductor device. - 特許庁

半導体集積回路装置の配線接続構造および方法ならびに半導体集積回路の解析方法例文帳に追加

WIRE-CONNECTING STRUCTURE AND METHOD FOR CONNECTING SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE, AND METHOD OF ANALYZING THE SAME - 特許庁

半導体装置の高品質・高信頼化、及び半導体装置の生産効率の向上を実現可能な応力解析方法を提供する。例文帳に追加

To provide a stress analysis method capable of attaining improvement in quality, reliability and production efficiency of a semiconductor device. - 特許庁

半導体シリコン基板上に形成した配線に起因する不良原因を解析する半導体装置の不良解析方法において、下層配線２や上層配線４との間で高いエッチング選択比を有するエッチングガス（例えば、ＣＨＦ_3）を用いて、半導体シリコン基板上の層間絶縁膜３をエッチング除去して、不良原因（異物５）を解析する。例文帳に追加

In the failure analysis method of a semiconductor device for a failure cause made by wiring formed on a semiconductor silicon board, a layer insulation film 3 is etched and removed on the semiconductor silicon board by using etching gas (for instance, CHF3) having a high etching selection ratio between a lower layer wire 2 and upper layer wiring 4, and the failure cause (foreign matter 5) is analyzed. - 特許庁

半導体製造装置による半導体ウェーハ処理と並行してリアルタイムに異常検出処理を実行することができ、かつ、その異常検出条件も自動的に設定される構成の半導体製造装置の信号データ解析装置及び解析方法を提供する。例文帳に追加

To provide a device for and a method for analyzing the signal data of a semiconductor-manufacturing device that can execute abnormality detection processing in real time in parallel with semiconductor wafer treatment by the semiconductor-manufacturing device, and at the same time can automatically set abnormality detection conditions. - 特許庁

動作状態の半導体集積回路の故障箇所を特定するために、良品の半導体集積回路におけるエミッション像と故障解析を行う半導体集積回路におけるエミッション像とを検出し、両エミッション像を比較して故障解析を行うことを特徴とする。例文帳に追加

To detect an emission image in a good semiconductor integrated circuit and an emission image in a semiconductor device to be analyzed for failure in order to specify the failure position of the semiconductor integrated circuit laid in an operating state and compare both the emission images to each other to perform the failure analysis. - 特許庁

一方の遺伝子配列解析と突然変異スキャニングは、対象領域における大半の突然変異を検出することを目的とする。例文帳に追加

the latter are designed to detect most mutations in the region being tested.  - PDQ®がん用語辞書 英語版

エミッション顕微鏡を用いた不良解析方法およびそのシステム並びに半導体装置の製造方法例文帳に追加

DEFECT ANALYSIS METHOD USING EMISSION MICROSCOPE AND ITS SYSTEM, AND MANUFACTURING METHOD OF SEMICONDUCTOR DEVICE - 特許庁

短時間で精度の高い基板ノイズ解析を行えるような基板ネットリストを作成する半導体デバイス設計支援装置の提供。例文帳に追加

To provide a semiconductor device design support apparatus for generating a substrate netlist capable of performing highly accurate substrate noise analysis in a short time. - 特許庁

高速動作を安定してできるとともにメモリセルの詳細不良解析が可能である半導体記憶装置を提供する。例文帳に追加

To provide a semiconductor memory device in which high speed operation can be performed stably, while performing detail defect analysis. - 特許庁

半導体チップ製造の良品割合（歩留り）をその原因別に効率的に、不良解析を行うシステムを提供する。例文帳に追加

To provide a system which efficiently performs a failure analysis for a proper product ratio (yield ratio) for a semiconductor chip manufacture by causes. - 特許庁

ウェハ用のプローブ試験および単体チップ用のチップ試験が実施可能で半導体メモリの不良解析を容易にする。例文帳に追加

To facilitate defect analysis of a semiconductor memory by performing a probe test for wafer and a chip test for single chip. - 特許庁

ＧａＡｓ、ＧａＮ系化合物半導体の透過電子顕微鏡用試料の作製方法及びそれを用いる積層構造解析法例文帳に追加

PREPARATION OF SAMPLE FOR TRANSMISSION ELECTRON MICROSCOPE OF GaAs, GaN-BASED COMPOUND SEMICONDUCTOR AND LAMINATED STRUCTURE ANALYSIS BY USING IT - 特許庁

半導体集積回路におけるばらつきを考慮した統計的タイミング解析をより一層効率化できるようにする。例文帳に追加

To furthermore efficiently perform statistical timing analysis considering variations in a semiconductor integrated circuit. - 特許庁

ＬＳＩなどの半導体回路設計において、非同期パス解析の容易化と、論理合成時間の短縮を実現する。例文帳に追加

To facilitate asynchronous path analysis, and to shorten logical synthesis time in designing a semiconductor circuit such as an LSI. - 特許庁

このようなクロストーク計算方法を用いて、半導体集積回路を設計する場合のクロストークを解析する。例文帳に追加

Thus, it is possible to analyze crosstalk in designing a semiconductor integrated circuit by using such crosstalk computing method. - 特許庁