「半解析」に関連した英語例文の一覧と使い方(11ページ目) - Weblio英語例文検索

半導体装置試験方法とその装置、その方法によって救済解析が行われた半導体装置、およびその方法に使用する救済組み合わせテーブル生成方法とその装置例文帳に追加

TEST METHOD FOR SEMICONDUCTOR DEVICE AND ITS DEVICE, SEMICONDUCTOR DEVICE RESCUE-ANALYZED BY THE METHOD, AND GENERATING METHOD FOR RESCUE COMBINATION TABLE USED FOR THE METHOD AND ITS DEVICE - 特許庁

チップ面積増加を抑制し、且つ半導体記憶装置の不良解析が容易な半導体集積回路の試験回路及び試験方法を提供する。例文帳に追加

To provide a testing circuit and a testing method of a semiconductor integrated circuit for suppressing an increase in chip area and easily analyzing fail in a semiconductor memory. - 特許庁

データのプログラムを製造工程の後半に行なうことができ、データ内容の解析が困難な半導体記憶装置とその製造方法を提供する。例文帳に追加

To provide a semiconductor memory device and a production method therefor, with which data can be programmed in the latter half of the production process and the data contents are difficult to analyze. - 特許庁

インターコネクトを備えた半導体集積回路において、回路構成を複雑化させることなくデバッグ処理を行うことが可能な半導体集積回路の動作解析方法を提供する。例文帳に追加

To provide a method for analyzing operations of a semiconductor integrated circuit that can debug a semiconductor integrated circuit having an interconnect without complicating the circuit structure. - 特許庁

トランジスタ等のデバイス特性を精確に予測、制御し、特定部位の不良解析を行う、微細な半導体デバイスの半導体基板内のＰＮ接合位置を検出する方法を提供する。例文帳に追加

To provide a method for detecting the position of a PN junction in the semiconductor substrate of a micro semiconductor device by predicting and controlling the device characteristics of a transistor precisely and performing defect analysis of a specific part. - 特許庁

実際のデバイスの検査結果と照合させることなく、不良発生に対する半導体デバイスの影響を調べることが可能な半導体デバイス解析システムを得る。例文帳に追加

To obtain a semiconductor-device analytical system for investigating an influence of a semiconductor device on the generation of a defect without being collated with an inspection result of an actual semiconductor device. - 特許庁

トランジスタ等のデバイス特性を精確に予測、制御し、特定部位の不良解析を行うことが可能な、微細な半導体デバイスにおける半導体基板内の冶金学的なＰＮ接合位置を検出する方法を提供する。例文帳に追加

To provide a method for detecting the position of a metallurgical PN junction in the semiconductor substrate of a micro semiconductor device by predicting and controlling the device characteristics of a transistor precisely and performing failure analysis of a specific part. - 特許庁

半導体製造ラインの各工程におけるパラメータ管理値を解析的に設定することにより半導体製品の歩留まりが向上又は安定するまでの時間を短縮する。例文帳に追加

To shorten a time until the yield of a semiconductor product is improved or stabilized by analytically setting a parameter control value in each process of a semiconductor manufacturing line. - 特許庁

データのプログラムを製造工程の後半に行なうことができ、データ内容の解析が困難な半導体記憶装置の製造方法を提供する。例文帳に追加

To provide a production method for semiconductor memory device, with which data can be programmed in the latter half of a production process and the data contents are difficult to analyze. - 特許庁

本発明は複数の機能ブロックが搭載された半導体装置の解析に適したデータ記憶装置に関し、スクランブル回路の設定を半導体装置の検査過程でリアルタイムに変更できるようにすることを目的とする。例文帳に追加

To enable changing the setting of a scramble circuit in an inspection process of a semiconductor device with a real time in a data storage device which are suitable for analyzing a semiconductor device in which plural function blocks are incorporated. - 特許庁

本発明の半導体デバイス故障解析装置１ａは、波長可変の光を用いて半導体デバイス７を裏面側から落射照明し、反射光像を撮像する。例文帳に追加

The failure analyzer 1a for the semiconductor device incidentally illuminates the semiconductor device 7 from its rear side by using tunable light to capture a reflected light image. - 特許庁

半導体デバイスのテスト装置におけるフェイルビットマップ作成効率の向上を支援する半導体不良解析支援装置および支援方法を提供する。例文帳に追加

To provide a semiconductor defect analysis support device which supports improvement of fail bit map preparation efficiency in the test device of a semiconductor device, and a support method. - 特許庁

短時間で効率的に異常箇所の発光スペクトル解析を実行することが可能な半導体デバイス検査装置及び半導体デバイス検査方法を提供する。例文帳に追加

To provide a semiconductor device inspection device and a semiconductor device inspection method, capable of efficiently analyzing emission spectrum of an abnormal location in a short time. - 特許庁

高精度な設計及び解析が可能な半導体レーザのシミュレーション方法及び半導体レーザのシミュレーションプログラムを記録した記録媒体を提供する。例文帳に追加

To provide a semiconductor laser simulation method which is capable of making a design and an analysis of high accuracy, and a recording medium which stores the simulation program of a semiconductor laser. - 特許庁

半導体装置（２）の基板裏面（２ｂ）に形成した半球状の基板一体型ＳＩＬ（２ｃ）の上に搭載して使用するための裏面解析用搭載式レンズ（１）である。例文帳に追加

There is provided a mounted type lens (1) for reverse surface analysis which is used while mounted on a semispherical substrate integrated type SIL (2c) formed on a substrate reverse surface (2b) of a semiconductor device (2). - 特許庁

半導体装置１００の断面解析箇所１１に液体材料２１を塗布し、焼成等により保護膜２２形成後、集束イオンビーム１を用いて半導体装置１００の断面加工を行う。例文帳に追加

Liquid material 21 is applied on a section analysis spot 11 of the semiconductor device 100, and a protective film 22 is formed by burning or the like, and thereafter section processing of the semiconductor device 100 is executed by using a focused ion beam 1. - 特許庁

半導体デバイスの宇宙線中性子に起因する故障に対する耐性を短期間で確保するための宇宙線中性子ソフトエラーの解析する半導体デバイスのソフトエラー率の検証方法を提供する。例文帳に追加

To provide a method of verifying the soft error rate of a semiconductor device analyzing soft errors of cosmic-ray neutrons to secure tolerance against neutrons-induced malfunctions of a semiconductor device. - 特許庁

このような半導体装置不良解析方法によれば、ユーザは、半導体装置１の内部の特定断面領域１０をより容易に特定することができ、特定断面領域１０をより容易に検査することができる。例文帳に追加

In such an analyzing method for defective of the semiconductor device, a user can easily specify the specific cross sectional surface region 10 inside the semiconductor device 1, and can easily inspect the specific cross sectional surface region 10 as well. - 特許庁

半導体基板を切断して断面解析することなくホール内の膜厚等の局所膜厚を測定し、かつ当該局所膜厚を所定の膜厚に形成することが可能な半導体装置の製造方法を提供する。例文帳に追加

To provide a manufacturing method of a semiconductor device for cutting a semiconductor substrate for measuring a local film thickness such as a film thickness or the like in a hole without carrying out any section analysis, and at the same time for forming the local film thickness to a prescribed film thickness. - 特許庁

また、演算部は、波面収差の大きさにより差分半径△Ｒの値を変化させ（Ｓ２２１）、解析半径Ｒの値をＲ＝Ｒ＋△Ｒとして、ステップＳ２１３以降の処理を繰り返す（Ｓ２２３）。例文帳に追加

Additionally, the computing part changes a value of a differential radius ▵R depending on the magnitude of the wave aberration (S221), makes the value of the analytic radius R satisfy the expression, R=R+▵R, and repeats the processing of Step S213 or later (S223). - 特許庁

特にアナログ集積回路を備えた半導体素子について故障箇所を絞り込むことができる半導体素子の故障解析方法を提供する。例文帳に追加

To provide an analytical method for a trouble in a semiconductor element capable of narrowing a troubled portion, in particular, as to the semiconductor element provided with an analogue integrated circuit. - 特許庁

半導体メモリのＦＢＭデータの不良数が閾値以上の場合に、不良モード判定基準を自動更新し、半導体メモリの不良解析を早める。例文帳に追加

To quicken the defect analysis of a semiconductor memory by automatically updating a defect mode criterion when the number of defects of the FMB data of the semiconductor memory is equal to or more than a threshold value. - 特許庁

半導体装置の評価方法及び半導体装置の解析装置に関し、移動度のチャネル長依存性を取り込みながらモデルパラメータを精度良く効率的に抽出する。例文帳に追加

To extract a model parameter efficiently with good accuracy while incorporating the channel length dependency of spacial mobility, in reference with the evaluating method of a semiconductor device and the analysing device for the semiconductor device. - 特許庁

新たな半導体記憶装置の使用開始直後から使用限界予想時間（予想寿命）を特定することができる半導体記憶装置の使用限界予想時間解析用プログラムを提供する。例文帳に追加

To provide a program for a use limit estimated time analysis of a semiconductor storage device that can specify a use limit estimated time (an estimated life) from immediately after starting to use a new semiconductor storage device. - 特許庁

半導体集積回路装置の静電ノイズ耐性を解析する方法であって、半導体集積回路装置を領域分割し、各領域において得られたインピーダンス情報から静電ノイズ耐性の比較的弱い箇所を検出することが可能であり、解析時間が従来よりも大幅に短縮化される。例文帳に追加

The method for analyzing electrostatic noise tolerance of the semiconductor integrated circuit device largely shortens the analysis time compared with conventional ones; as the semiconductor integrated circuit device can be divided into regions, and a location with a relatively weaker tolerance to electrostatic noise can be detected from impedance information acquired in each region. - 特許庁

基板の温度といった情報を検出または解析する基板、基板保持装置、解析装置、プログラム、検出システム、半導体デバイス、表示装置、および半導体製造装置であって、基板が高温になる環境でも用いることができ、かつ、この基板に対する加工作業の自由度の低下を防止できるものを提供する。例文帳に追加

To provide a substrate, a substrate holding apparatus, an analysis apparatus, a program, a detection system, a semiconductor device, a display apparatus and a semiconductor manufacturing apparatus, which can detect or analyze information regarding the temperature of a substrate that can be used in an environment where the substrate has a high temperature and prevent decrease in the flexibility in the processing work of the substrate. - 特許庁

装置設計者の負担を軽減しながら、製品となる半導体応用装置の電気的な不良の原因を短期間で絞り込むことができ、従来のＴＥＧと比して検査を効果的に行うことができ、そのコストを低減することができる半導体応用装置の製造装置、製造方法、検査解析装置、及び検査解析方法を提供する。例文帳に追加

To provide method and apparatus for manufacturing a semiconductor application device and method and apparatus for inspecting/analyzing a semiconductor application device, in which the cause of electrical defect in the semiconductor application device product can be localized in a short period while lessening the burden on a device designer and inspection can be carried out effectively as compared with a conventional TEG while reducing the cost. - 特許庁

半結晶性樹脂、とりわけPPS樹脂について、溶融後熱履歴の異なる試料に対して、パルスNMR測定を行い、得られる^1Hのスピン−スピン緩和減衰曲線に対して緩和時間の異なる二成分減衰曲線で解析を行うことにより、半結晶性樹脂の分子運動性および高次構造解析が可能となる。例文帳に追加

Pulse NMR measurement is performed relative to the sample having a different heat history after melting, concerning a semicrystalline resin, especially the PPS resin, and analysis is performed by two component attenuation curves having each different relaxation time to an acquired ^1H spin-spin relaxation attenuation curve, to thereby enable analysis of the molecular mobility and the higher-order structure of the semicrystalline resin. - 特許庁

ステップＡ２では、回路シミュレータ１３は、ネットリストを基に、半導体集積回路の全体について、ＤＣ解析を行うことにより、その動作点を算出し、その動作点とネットリストを基に、半導体集積回路に含まれる全てのノードについて、順次、ＡＣ解析を行うことにより、各ノードのインピーダンス情報をインピーダンス判定器１４に出力する。例文帳に追加

In a step A2, a circuit simulator 13 performs DC analysis of the whole semiconductor integrated circuit based upon the net list to calculate operation points thereof, and performs AC analysis of all nodes included in the semiconductor integrated circuit in sequence based upon the operation points and the net list to output impedance information on each node to an impedance determination unit 14. - 特許庁

半導体デバイスの裏面側からのエミッション顕微鏡装置による観測結果に基づいて不良半導体素子を特定する場合でも、半導体デバイス中の不良半導体素子の特定を、容易化しかつ正確に行うことができる半導体素子不良解析方法を提供する。例文帳に追加

To provide the subject method capable of easily and accurately specifying the inferior semiconductor element in a semiconductor device, even when the inferior semiconductor element is specified on the basis of the observation result by an emission microscope apparatus from the rear surface side of the semiconductor device. - 特許庁

半導体チップ自体に特別な記録部などを設けることなく、半導体装置個々について識別できその製造工程情報を特定でき、個々の半導体装置の品質保証及び不良解析を行うことができる半導体装置の管理方法を提供する。例文帳に追加

To provide the management method of a semiconductor device which can identify each semiconductor device and specify its manufacturing process information without providing a special record to a semiconductor chip itself, and can carry out quality assurance and failure analysis of each semiconductor device. - 特許庁

半導体デバイスＳにバイアス電圧を印加する電圧印加部１４と、画像を取得する撮像装置１８と、画像処理を行う画像処理部３０とを備えて故障解析装置１Ａを構成し、撮像装置１８は、電圧印加状態での発熱像をそれぞれ含む複数の解析画像と、電圧未印加状態での複数の背景画像とを取得する。例文帳に追加

A failure analysis apparatus 1A comprises a voltage applying unit 14 for applying a bias voltage to a semiconductor device S, an imaging device 18 for obtaining an image, and an image processing unit 30 for conducting image processing. - 特許庁

タイヤ位置検出部３２３は、タイヤカメラ４の撮影画像より、ローラ２３上の駆動輪の左右方向位置を測定し、ローラ径算出部３２４は、熱変形解析装置３２２の解析結果より求まるローラ２３の現在の形状に基づいて、測定した駆動輪位置におけるローラ２３の半径を算出する。例文帳に追加

A tire position detecting unit 323 measures the position in the left-right direction of a driving wheel on the roller 23 from the photographed image of a tire camera 4, and a roller diameter calculation unit 324 calculates the radius of the roller 23 at the measured position of the driving wheel based on the current shape of the roller 23, obtained by the analysis result of the thermal deformation analysis device 322. - 特許庁

試験回路は、半導体試験装置より出力する変調信号の波形データが予め記憶され、低雑音増幅器より出力される信号及び増幅器に入力される信号をスペクトラム解析した解析結果と記憶されている変調信号の波形データとの比較によりＲＦチップにおけるチップ内ノイズ及びＲＦチップ本来の回路特性を抽出する。例文帳に追加

Waveform data for modulation signals output from the semiconductor testing device is stored in the testing circuit in advance, and in-chip noise in the RF chip and inherent circuit characteristics of the RF chip are extracted by comparing the result of analysis in which the signals output from the low-noise amplifier and the signals input to the amplifier were analyzed by spectrum analysis to the waveform data for the stored modulation signals. - 特許庁

捕獲領域もしくは決定領域を上位値の変調法で改善するため、比較的大きい半径の領域でも、直交でないまたは必ずしも直交でない複素位相空間内で距離が解析されることが提案され、このとき複素信号が距離解析のために直交でない複素位相空間として特に極座標空間へ変換される。例文帳に追加

An analysis of the distance in the complex phase space which is not orthogonal or is not necessarily orthogonal is proposed in order to improve a capture area or a decision area by an upper value modulating method even in an area having a relatively large radius, and then a complex signal is especially converted to a polar coordinate space as a non-orthogonal complex phase space for the distance analysis. - 特許庁

回路規模，メモリ容量，ピン数，動作周波数などのパラメータが異なる回路などが互いに異なる複数の回路に関する情報が格納されているデータベースを用いる場合、各回路のパラメータを自動的に解析し、解析結果に応じて、要求仕様に適合するように半導体集積回路の設計を自動的に行なう。例文帳に追加

When using a database storing information on a plurality of circuits of mutually different parameters such as circuit scale, memory capacity, number of pins and operating frequency, a semiconductor integrated circuit is automatically designed so as to automatically analyze the parameters of respective circuits and to suite three parameters to a request specification corresponding to the analyzed result. - 特許庁

信号解析部１７は、画面表示された半導体集積回路のうち、指定された箇所に模擬的に電気信号を入力し、各セルの信号処理機能、配線のレイアウト対応幅及び配線長に基づいて、配線遅延を含めて各セル間の信号レベルを解析し、得られた信号レベルを各レベル毎に異なる色で配線上に画面表示させる。例文帳に追加

A signal analysis section 17 simulates inputting of an electric signal into a specified place of semiconductor integrated circuits displayed on the screen, analyzes signal levels among the respective cells including wiring delay based on the layout corresponding width and wiring length of the wiring, and displays the acquired signal level on the wiring with different colors for the respective levels. - 特許庁

レコード群中の変数間の相関関係を効率的に抽出することができ、これを、例えば、半導体製品製造分野等のプロセスデータの解析を必要とする分野で利用する場合には、製品の不良要因等の抽出を簡便に行うことができ、産業上の優位性を得ることができるようにしたデータ解析方法を提供する。例文帳に追加

To provide a data analyzing method which can efficiently extract a correlation between variables in record group, can easily extract a failure factor of product or the like when using this, for example, in a field needing a process data analysis of semiconductor product manufacturing field or the like, and can obtain industrial superiority. - 特許庁

アナログ回路５とデジタル回路６とが混載されたデジタル・アナログ混載型半導体集積回路１０であって、デジタル回路６のノイズを発生するノイズ発生手段９と、デジタル回路６へ入力するクロックの位相を調整するクロック位相調整手段７と、アナログ回路５の特性を解析する解析手段８と、を備える。例文帳に追加

A digital/analog consolidation semiconductor integrated circuit 10 for consolidating an analog circuit 5 and a digital circuit 6 is provided with: a noise generating means 9 for generating noises of the digital circuit 6; a clock phase regulating means 7 for regulating phases of a clock to be inputted to the digital circuit 6; and an analysis means 8 for analyzing characteristics of the analog circuit 5. - 特許庁

回路規模，メモリ容量，ピン数，動作周波数などのパラメータが異なる回路などが互いに異なる複数の回路に関する情報が格納されているデータベースを用いる場合、各回路のパラメータを自動的に解析し、解析結果に応じて、要求仕様に適合するように半導体集積回路の設計を自動的に行なう。例文帳に追加

In the case of using a database wherein information related to a plurality of circuits different from one another such as circuits having different parameters for a circuit scale, memory capacity, the number of pins, an operation frequency and the like, the parameters of each circuit are automatically analyzed, and a semiconductor integrated circuit is automatically designed so as to match to a requested specification according to the analysis design. - 特許庁

半導体メモリ装置及びそのリペア解析方法では、テストにより発生したアドレスデータを二つの臨時バッファ４を用いて選択的に貯蔵することにより、一つの臨時バッファが以前のテストにより発生したアドレスデータをデータバッファ５に伝送しリペア解析（repair analysis）を行う間、他の一つの臨時バッファには現在のテストにより発生したアドレスデータを貯蔵し、テストとリペア解析を同時に行うことができる。例文帳に追加

In the semiconductor memory device and its repair analyzing method, address data generated by the present test is stored in other one temporary buffer by storing selectively address data by a test using two temporary buffer 4 while one temporary buffer transmits address data generated by the previous test to a data buffer 5 and performs repair analysis, and a test and repair analysis can be performed simultaneously. - 特許庁

２　回路配置利用権の効力は、解析又は評価のために登録回路配置を用いて半導体集積回路を製造する行為には、及ばない。例文帳に追加

(2) The effect of a layout-design exploitation right shall not extend to any acts of manufacturing semiconductor integrated circuits utilizing the registered layout-design in the case where it is for the purpose of analysis or evaluation.  - 日本法令外国語訳データベースシステム

ＰＲ分光法とは異なる手法により、半導体ヘテロ接合界面のピエゾ電場の非破壊分光測定を行い、ピエゾ電場を解析・評価する方法を提供する。例文帳に追加

To provide a method for analyzing and evaluating a piezo electric field by performing nondestructing spectrometry of the piezo electric field of a semiconductor hetero-junction interface by a method different from PR spectrometry. - 特許庁

回路シミュレーションを行わずに、解析的計算により半導体集積回路のＳＳＯ（同時スイッチング出力）ノイズを短時間で見積もることができるＳＳＯノイズ見積もり方法を提供する。例文帳に追加

To provide a method for estimating SSO noise capable of estimating the SSO (simultaneous switching output) noise of a semiconductor integrated circuit by analytical calculation in a short time without performing circuit simulation. - 特許庁

ＩＣチップの上層配線部分などを加工することなくフォトエミッション解析を行うことができる半導体装置及びその検査方法を得ること。例文帳に追加

To provide a semiconductor device and its inspection method capable of performing photo-emission analysis without processing the upper layer wiring part and the like of an IC chip. - 特許庁