「半解析」に関連した英語例文の一覧と使い方(13ページ目) - Weblio英語例文検索

チップの特性評価、故障解析、ＦＩＢ等による配線修正を容易にする一方で、薄型でかつ小型のモノリシック構造の半導体集積回路とその製造方法を提供する。例文帳に追加

To facilitate a wiring correction based on the characteristic evaluation of a chip, fault analysis and FIB or the like and to provide a thin and miniaturized semiconductor integrated circuit in a monolithic structure and a producing method therefor on the other hand. - 特許庁

本発明は、ＰＣＩｅ等の高速シリアルインターフェイスにおけるエラー発生源の情報を提供する半導体集積回路及びエラー解析方法に関する。例文帳に追加

To provide a semiconductor integrated circuit and an error analysis method, providing information of an error occurrence source in a high-speed serial interface such as PCIe. - 特許庁

Ｓｉ／ＳｉＯ_２界面での不純物パイルアップをシミュレーション可能であり，不純物濃度に依存する電気特性（例えば，基板バイアス依存性）を高速計算のもとに解析可能な半導体モデリング方法を提供する。例文帳に追加

To provide a method for modeling a semiconductor in which impurity pile up on the Si/SiO2 interface can be simulated and electric characteristics dependent on the impurity concentration (e.g. substrate bias dependence) can be analyzed through high speed calculation. - 特許庁

この動力学解析モデルに対して、遊星歯車機構の伝達トルクを遊星歯車１の公転半径方向荷重で表現することで、前記転がり軸受９に作用する荷重を模擬する。例文帳に追加

A load acting on the rolling bearing 9 is simulated by expressing a transmission torque of the planetary gear mechanism with a revolution-radial-directional load of the planetary gear 1, in the dynamics analyzing model. - 特許庁

この等価回路を用いて半導体チップ断面方向に強く局所性を持った不純物濃度分布があっても精度劣化しない基板結合による雑音を解析することを可能とする。例文帳に追加

Using this equivalent circuit, a noise can be analyzed as caused by a substrate-coupling without degradation in accuracy, even when an impurity concentration distribution exists having a locality strong in a semiconductor chip sectional direction. - 特許庁

ワークステーション（ＷＳ）４は、テスト前にセグメント分類され、データ格納部３に格納されているメモリテスタ１で測定した半導体メモリのフェイル情報をセグメントごとに不良調査及び不良解析を実行する。例文帳に追加

The work station (WS) 4 executes defect examination and defect analysis by segments, with respect to failure information on semiconductor memories measured by a memory tester 1, segment-classified prior to testing, and stored in the data storage part 3. - 特許庁

複雑な解析処理を要することなく、動作テストによって検出された不良メモリセルを救済することが可能な半導体記憶装置の構成を提供する。例文帳に追加

To provide a semiconductor memory in which a defective memory cell detected by an operation test can be relieved without requiring complex analysis processing. - 特許庁

複数のチップに挟まれたチップにダメージを加えず、電気的な解析が可能な状態でチップを取り出すことができる樹脂封止型半導体装置の検査方法を提供する。例文帳に追加

To provide a method of inspecting a resin-sealed semiconductor device by which a chip can be taken out while electric analysis can be performed without causing a damage on the chip surrounded by a plurality of chips. - 特許庁

半導体ウエハの外周部をＣＣＤカメラで撮影し、その画像データを画像解析し、ウエハ外周の欠けや割れなどの欠陥を検出してその位置を記憶する。例文帳に追加

An outer periphery of a semiconductor wafer is captured by a CCD camera, an image analysis is performed to the image data, and defects such as chipping or cracking at the outer periphery of the wafer are detected to store the positions of the defects. - 特許庁

内部のＢＩＳＴ回路と外部のメモリテスタを用いて、デバイス実動作周波数での不良解析が容易に実現できるメモリ内蔵半導体集積回路を提供する。例文帳に追加

To provide a semiconductor integrated circuit with a built-in memory in which defect analysis by a device actual operation frequency can be easily realized using an internal BIST circuit and an external memory tester. - 特許庁

半導体ウェーハの製造工程において、検査装置によって検出された欠陥データに基づいて欠陥分布状態解析を行い、装置あるいはプロセス起因の不良原因の特定を容易にする。例文帳に追加

To analyze a defect distribution state based on defect data detected by an inspection apparatus and easily identify a defect reason due to an apparatus or a process in a semiconductor wafer manufacturing process. - 特許庁

従来の解析方法は、二次元あるいは三次元的な元素分析に必要な空間分解能を有していないため、微少な部分の半導体中の不純物量を測定することは困難である。例文帳に追加

To solve the difficulty where since the conventional analysis method does not have a special resolution required for a two-dimensional or three- dimensional element analysis, it is difficult to measure impurity amount in a semiconductor in a fine part. - 特許庁

代表値算出部は、半導体集積回路の回路データを入力し、キャラクタライズされた遅延ライブラリに基づいてタイミング解析して回路パスにおけるタイミング余裕を示すスラックの代表値を算出する。例文帳に追加

The representative value calculation unit calculates a representative value of slack representing a timing margin in a circuit path by inputting circuit data for the semiconductor integrated circuit and performing timing analysis based on the characterized delay library. - 特許庁

異なる処理条件の結果として、半導体のウェハ上に作成された複数の対象物の変動を算出することによる集積回路のレイアウトおよび設計解析のためのシステム。例文帳に追加

This invention relates to the system for analyzing integrated circuit layouts and designs by calculating variations of a number of objects to be created on a semiconductor wafer as a result of different processing conditions. - 特許庁

半導体装置の解析装置は、荷電粒子ビームを試料に照射し、検出した２次電子強度に応じた２次電子像を表示する機能を備える。例文帳に追加

The apparatus for analysis of the semiconductor device includes a function of irradiating a charged particle beam on a sample and displaying a secondary electron image according to a detected secondary electron intensity. - 特許庁

本発明は、面積の増大を抑え、テストに必要なデータの増大も抑えることが可能なテスト応答解析回路を有する半導体集積回路及びそれを用いた遅延故障テスト方法を提供する。例文帳に追加

To provide a semiconductor integrated circuit having a test response analysis circuit, capable of controlling increase in area and increase in the data required for the test, and to provide a method for testing delay fault which uses the circuit. - 特許庁

被試験対象デバイスの各領域におけるフェイル数を表示し、フェイルの解析にかかる時間を短縮することが可能な半導体メモリ試験装置を実現する。例文帳に追加

To provide a semiconductor memory testing apparatus that reduces the time for analyzing a failure by displaying the number of failures in each area of a device to be tested. - 特許庁

シミュレータの解析領域を縮小した場合であっても計算結果を保証し得る半導体装置の耐圧シミュレーション方法およびかかるシミュレーション方法を実行するシミュレーション装置を提供する。例文帳に追加

To provide a breakdown voltage simulation method for a semiconductor device, capable of guaranteeing calculation results even when an analytical area of a simulator is reduced, and to provide a simulation device for performing the simulation method. - 特許庁

ゲート酸化膜耐圧評価用ＴＥＧにおけるゲート酸化膜の耐圧異常箇所を、確実にＴＥＭ観察できる半導体装置、及び、その評価解析方法を提供すること。例文帳に追加

To provide a semiconductor device which can securely TEM-observe a breakdown voltage abnormal part of a gate oxide film in gate oxide film breakdown voltage evaluation TEG, and to provide an evaluation analyzing method of the device. - 特許庁

Ａl-rich Ａl2Ｏ3の電荷蓄積層において、Ａlの組成の関数として電荷蓄積密度を解析し、電荷蓄積密度が最大となるような半導体メモリを提供する。例文帳に追加

To provide a semiconductor memory device, wherein charge storage density becomes max by analyzing the charge storage density as a function of composition of Al, in a charge storage layer of Al-rich Al_2O_3. - 特許庁

半導体集積回路の設計初期において、電源制御回路により内部回路の電源の接続及び切断を行った際に発生する電源ノイズの解析を短時間で精度良く行えるようにする。例文帳に追加

To allow accurate analysis of the power supply noise, which is generated when the power supply of an internal circuit is connected/disconnected by a power control circuit, in a short time during the early stage of semiconductor integrated circuit design. - 特許庁

半導体記憶装置においてＥＣＣセルをワード線遠端部に配置した場合、スピード不良の原因解析の為、ＥＣＣセルを測定したいが、外部から容易に測定できない。例文帳に追加

To solve such a problem that, when an ECC cell is arranged at a word line remote end part in a semiconductor memory, measurements cannot be easily performed from the outside although the ECC cell measurement is required for analyzing the cause of a defective speed. - 特許庁

コンタクト形成によっておこるＭＯＳトランジスタのＤＣ変動量を解析的に見積もることを可能とする半導体評価素子とそれを用いた評価回路および評価方法を提供する。例文帳に追加

To provide a semiconductor evaluation element, together with an evaluation circuit and evaluation method that use the same, capable of analytically estimating the DC fluctuated amount of an MOS transistor caused by formation of contact. - 特許庁

稼働中の半導体製造装置から、複数のプロセスパラメータの値つまり複数のプロセスデータを取得した後、該複数のプロセスデータの少なくとも一部分を用いて多変量解析モデルを作成する。例文帳に追加

After values of a plurality of process parameters, i.e., a plurality of process data were obtained from the semiconductor manufacturing apparatus in operation, a multivariate analysis model is prepared by using at least a part of the plurality of process data. - 特許庁

セル内部の解析や新たなテーブルの作成を不要とする半導体集積回路装置の信頼性検証方法及び配置配線方法を提供する。例文帳に追加

To provide a reliability verifying method and arranging and wiring method for a semiconductor integrated circuit device which eliminate the need to analyze the inside of a cell and to generate a new table. - 特許庁

特に大規模複雑な半導体回路の設計において、クロック回路、ホールドエラー及びセットアップエラーについて、その原因又は設計改善の指標を与えるタイミング解析方法を提供する。例文帳に追加

To provide (a clock circuit and) a timing analyzing method, which gives indexes of the cases or design improvement as to a hold error and a setup error, for the design of, specially, a large-scale complicated semiconductor circuit. - 特許庁

第三者によるセキュリティ解除方法の解析が困難で、特別な装置を外部に設けずにセキュリティ機能を実現可能な半導体装置を提供する。例文帳に追加

To provide a semiconductor device capable of realizing a security function whose security releasing function can not be easily analyzed by a third person without preparing a specific device on the external. - 特許庁

推奨撮影モード表示機能をオンにして、モニタに表示されるスルー画像を見ながら撮影アングルを決定し、シャッタボタンを半押し操作すると、スルー画像は画像解析手段に送られ、撮影シーンが推定される。例文帳に追加

When a recommended photographing mode display function is activated, a photographing angle is determined while a user views the through-image displayed on the monitor, and when a shutter button is half-depressed, the through-image is transmitted to an image analysis means, wherein a photographed scene is estimated. - 特許庁

半導体装置のインライン欠陥検査工程において、物理解析時に短時間で故障箇所の位置を確認することのできる技術を提供する。例文帳に追加

To provide a technology for confirming a detective location within a short period of time during physical analysis in the in-line defect inspecting process of a semiconductor device. - 特許庁

最終配線プロセス完了後でも例えばＳＲＡＭセル内の特定部分について位置を同定し、解析を行なうことが可能なダミーパターンを有する半導体チップを提供する。例文帳に追加

To provide a semiconductor chip which has a dummy pattern which can identify a position as to a specific portion in, for example, SRAM cells even after completion of a final wiring process for analysis. - 特許庁

半導体集積回路の設計装置は、配置部１と、タイミング解析部２と、クロックライン配線部３と、ロジック配線部４と、ライブラリ５と、設定値取得部６とを備えている。例文帳に追加

The device for designing the semiconductor integrated circuit includes: an arrangement part 1; a timing-analyzing part 2; a clock line-wiring part 3; a logic wiring part 4; a library 5; and a set value-acquiring part 6. - 特許庁

半導体評価方法１００では，不良状況検出工程１１０と欠陥位置特定工程１２０と不良原因解析工程１３０とが順次実施される。例文帳に追加

In a semiconductor evaluating method 100, a defect condition detecting process 110, a defect position specifying process 120 and a defect factor analyzing process 130 are successively executed. - 特許庁

本発明は、複数の半導体セルで構成された放射線検出器を用い、パルス計測モードと積分モードを併用して高精度のウインドウ解析が可能な放射線検出処理システムを提供する。例文帳に追加

To provide a system for processing radiation detection capable of highly accurate window analysis through the use of a radiation detector constituted of a plurality of semiconductor cells and the use of both a pulse computation mode and an integration mode jointly. - 特許庁

３次元的形状をもった不揮発性メモリの電気特性解析を２次元シミュレーションにて実行する半導体素子電気特性評価装置を実現する。例文帳に追加

To obtain a semiconductor device electrical characteristics evaluation apparatus, which executes analysis of the electrical characteristics of a nonvolatile memory having a three-dimensional form in a two-dimensional simulation. - 特許庁

この裏面解析用搭載式レンズは、中実の球体の一部を１つの平面で切除した残部の形状を含み、該切除面（１ｂ）にさらに半球状の凹み（１ｃ）を有する。例文帳に追加

The mounted type lens for reverse surface analysis includes the shape of the rest after a part of a solid sphere is cut with one flat surface, and has a semispherical concave (1c) in a cut surface (1b). - 特許庁

フリップチップ構造の半導体集積回路をアップフェースでワイヤボンディングを介して解析装置に接続する接続作業の歩留まりを向上させる。例文帳に追加

To improve the yield for a connecting work for connecting a semiconductor integrated circuit of a flip-chip structure to an analyzer via wire bonding in an up face manner. - 特許庁

回路構成部の動作解析を困難にし、他人による複製、模倣、情報の搾取、改ざんを防止し得る構成とした半導体集積回路装置を提供すること。例文帳に追加

To provide a semiconductor integrated circuit device, whose structure makes analysis of operation of a circuit constituent part to be difficult and can prevent duplication, imitation, exploitation of information, and remodelling by some other person. - 特許庁

チップＩＤ又は冗長アドレスに関する信号を利用して、半導体集積回路装置の不良解析や動作特性の検査を効率よく実施する。例文帳に追加

To efficiently analyze the defects of a semiconductor integrated circuit device and inspect its operational characteristics by making use of a signal relating to a chip ID or a redundancy address. - 特許庁

局所領域のばらつきを精度良く監視でき、製品不良発生の原因解析を効率的に実施することができる半導体装置の評価方法を提供する。例文帳に追加

To provide an evaluation method of a semiconductor device capable of accurately monitoring the variations in a local region and efficiently executing the cause analysis of product defect occurrence. - 特許庁

センスアンプ内のトランジスタの特性を直接測定可能な構成を有することにより、不良解析を効率化し、製造歩留まりの向上を図ることが可能な半導体記憶装置を提供する。例文帳に追加

To provide a semiconductor storage device for making a failure analysis more efficient and improving the manufacturing yield by structuring the storage device so as to allow directly measuring the characteristics of transistors in a sense amplifier. - 特許庁

検査目的を限定でき、欠陥の発生する工程を特定することが容易になる欠陥レビュー装置、欠陥レビュー方法及び欠陥解析方法、半導体装置の製造方法を提供する。例文帳に追加

To provide a defect reviewing system, a defect reviewing method, a defect analyzing method and a method of manufacturing a semiconductor device by which the purpose of inspection can be limited and a process that generates defects can be easily specified. - 特許庁

時系列にロット毎のプロセス解析に必要なデータを少ない情報量で保持でき、かつ、新たに測定を行わずにすでに蓄積されているデータに基づき生産管理可能な半導体メモリ生産システムを提供する。例文帳に追加

To provide a semiconductor memory production system that can maintain data required for process analysis each lot in time series by a small amount of information, and at the same time can control production based on accumulated data without having to newly carry out measurements. - 特許庁

半導体集積回路の容量値に着目して解析を行うことにより、電力的、速度的に問題のある箇所を抽出し、回路の高速、低電力化を実現する。例文帳に追加

To extract problematic sections in terms of electric power and speed, and to realize high-speed operation and low-power consumption of the circuit by executing analysis, noting the capacitative value of a semiconductor integrated circuit. - 特許庁

解析部３４は、画像データの特徴として、この領域における画素値の最大値、最小値、及び、この領域を包含する最小包含円の半径を抽出する。例文帳に追加

The analysis section 34 extracts a maximum value and a minimum value of pixel values in the region, and a radius of a minimum circle for including the region as features of the image data. - 特許庁

半導体集積回路に期待値を入力し内部比較するテスト回路で、不良解析やテスト開発を目的とする不一致箇所の特定や、その情報を限られた端子で観測することができない。例文帳に追加

To solve the problem that it is impossible to perform specification of nonconformity spots which aims at failure analysis or test development, and observation of its information by a limited number of terminals, in a test circuit which inputs an expected value to a semiconductor integrated circuit and performs comparison inside. - 特許庁