「埋積法」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

続いて、この第３層配線１１Ｌ３を覆うように、プラズマＣＶＤ法により絶縁膜２０を堆積した後、その上にＨＤＰ−ＣＶＤ法により絶縁膜１５ｃを堆積して第３層配線１１Ｌ３の隣接間を隙間無く埋め込む。例文帳に追加

Then, after an insulation film 20 is so deposited by plasma CVD method as to cover the third layer interconnections 11L3, another insulation film 15c is deposited by HDP-CVD method on top of the insulation film 20 to completely fill in spaces between adjacent interconnections of the third layer interconnections 11L3. - 特許庁

層間絶縁膜の確実な埋め込み、ストレスマイグレーション耐性が向上する集積回路配線を実現する半導体装置及びその製造方法を提供する。例文帳に追加

To provide a semiconductor device and its manufacturing method materializing integrated circuit wiring improved in secure embedding of an interlayer insulating film and in stress migration resistance of the same. - 特許庁

集積回路を構成する埋め込みＣｕ配線材料による微細な多層配線で高信頼性の接続配線構造を有する半導体装置及びその製造方法を提供する。例文帳に追加

To provide a semiconductor device with a highly reliable interconnection wiring structure of a fine multilayer wiring formed of a buried Cu wiring material constituting an integrated circuit and its manufacturing method. - 特許庁

ダマシンプロセスを用いた銅配線を有する半導体装置及びその製造方法に関し、銅膜堆積直後の表面段差及び埋め込みに必要とされる総めっき膜厚を低減する。例文帳に追加

To reduce the total plating film thickness required for surface step and burial immediately after depositing a copper film regarding a semiconductor device having copper wiring using a damascene process and a manufacturing method in the semiconductor device. - 特許庁

接続ホールを埋め込むＡｌＣｕプラグと層間絶縁膜上に形成するＡｌＣｕ配線とを同時に堆積形成する半導体装置の製造方法を提供する。例文帳に追加

To provide a semiconductor device manufacturing method for simultaneously depositing and forming an AlCu plug filling a connection hole and an AlCu wiring formed on an interlayer insulating film. - 特許庁

その方法として、電子部品を埋め込むキャビティを設けた上側プリント配線板１０とキャビティ底面となる下側プリント配線板２０との間に積層するプリプレグの成分に、流動性を有する樹脂を含有させる。例文帳に追加

As the method, resin having flowability is contained in a component of a prepreg laminated between an upper printed-wiring board 10, having a cavity for embedding electronic components and a lower printed-wiring board 20 that serves as the bottom of the cavity. - 特許庁

ステレオ視を行うための２枚の画像のうち、片方の画像を低階調で表し、他の画像の輝度情報の低ビット部に埋め込み、２枚の画像情報を１枚の画像として蓄積する方法である。例文帳に追加

A method for representing one image in low gradation between two images for stereo viewing, embedding the image in a low bit part of luminance information of the other image and storing the information of the two image as one image, is provided. - 特許庁

積層した半導体チップの相互間を接続するための貫通電極を深い孔に埋め込む必要のない半導体装置及びその製造方法を提供する。例文帳に追加

To provide a semiconductor device in which a through electrode for interconnecting stacked semiconductor chips is not required to be buried in a deep hole, and to provide its manufacturing process. - 特許庁

従来は埋立地に堆積されるか、あるいは焼却炉で燃やされていたシリコン粉末廃棄物を、太陽電池、脱酸剤などの原料として再利用する方法を提供する。例文帳に追加

To provide a method of reutilizing a silicon powder waste, which has been piled up at a disposal site or incinerated in an incinerator heretofore, as a raw materials for such as solar batteries and deoxidizers. - 特許庁

インナ−・ビアホ−ルを有する内層回路基板と外層回路基板との積層時に同時にインナ−・ビアホ−ルの孔埋め処理も行えるようにした多層回路基板の製造法を提供する。例文帳に追加

To provide a manufacturing method of a multilayer circuit board which is arranged so that it can stop an inner via hole at the same time when laminating an inner layer circuit board, having the via hole and an outer layer circuit board. - 特許庁

微細パターンを備えたコアが埋め込まれた光通信用の積層構造型素子の製造方法において、製品の品質を安定させるとともに、その製造コストを引き下げる。例文帳に追加

To stabilize the quality of products and to reduce a manufacturing cost in a method for manufacturing a laminated structure element for optical communication embedded with cores having fine patterns. - 特許庁

導電部分の表面積を大きくすることで磁界の発生を高め、誘導法による地中埋設合成樹脂管の探査が確実に行えるロケーティングテープを提供する。例文帳に追加

To provide locating tape that increases the generation of a magnetic field by enlarging the superficial area of a conductive part and certainly probes a synthetic resin pipe buried under the ground by an induction method. - 特許庁

絶縁体の間に埋設させた半導体装置を提供する際において、絶縁層の粘着力を用いて半導体チップを絶縁層に接着（積層）することが可能な半導体装置の製造方法を提供する。例文帳に追加

To provide a method of manufacturing a semiconductor device for bonding (laminating) a semiconductor chip to an insulating layer by using the adhesive power of an insulating layer in providing a semiconductor embedded between insulators. - 特許庁

アスペクト比が高いホールが設けられた基板に対しても、ホール内に充分にタングステン金属層を埋め込むことが可能な気相堆積方法及び装置を提供する。例文帳に追加

To provide a method and an apparatus for vapor phase deposition, which can deposit a tungsten metal layer fully inside of a hole, for a substrate provided with the hole of a high aspect ratio. - 特許庁

ダマシン法を用いてＣｕ６を主配線材とする多層配線構造を形成する際に、配線材の埋込みを行うまえに、低温でＴｉ５Ａ、ＴａＮ５Ｂ、Ｔａ５Ｃを順次積層した構成のバリアメタルを形成する。例文帳に追加

When a multilayer wiring structure using a wiring material made mainly of Cu6 is formed by damascene method, a barrier metal that a Ti5A, a TaN5B and Ta5C are stuck in sequence at a low temperature is formed before burying the wiring material. - 特許庁

その後、コンタクトホールおよび配線溝１３Ｂを埋め込み、プラグおよび配線の主導電層となるＷ膜１５をＣＶＤ法にて堆積する。例文帳に追加

Thereafter, a contact hole and a wiring groove 13B are buried, and a W film 15 being the plug and the main conductive layer of the wiring is accumulated by the CVD method. - 特許庁

論理回路部分と埋め込みダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）アレイ部分の両方を有する複合集積回路を製作するパターン付きシリコンオンインシュレータ（ＳＯＩ）方法を提供する。例文帳に追加

To provide a silicon-on-insulator (SOI) method with a pattern for manufacturing a composite integrated circuit having both of a logic circuit part and a buried dynamic random access memory (DRAM) array part. - 特許庁

集積回路機器のサブミクロン・サイズの凹凸を埋めて欠陥を少なくし、表面形態を改善する銅の電気鍍金のための組成物と方法を提供する。例文帳に追加

To provide a composition and a method for an electroplating copper which improves a surface state by filling the unevenness of submicron size of integrated circuit equipment to lessen defects. - 特許庁

フィラーを含むモールド材料で複数の積層した半導体チップを包埋した場合においても良好な電気特性を有する半導体装置の製造方法を提供する。例文帳に追加

To provide a method of manufacturing a semiconductor device which has good electrical properties even when embedding two or more laminated semiconductor chips by a mold material containing a filler. - 特許庁

重機を使用した積み込み作業時、運搬時及び埋め立て作業時においても、焼却灰及び飛灰による発塵を防止することができる発塵防止剤及び発塵防止方法を提供する。例文帳に追加

To provide a dust preventing agent and a dust prevention method capable of preventing the occurrence of a dust by incineration ash and fly ash even during the loading work, transportation work or landfill work using a heavy machinery. - 特許庁

接続孔内にタングステンプラグを埋め込む際、タングステン膜を堆積した後のエッチバック工程でＴｉＮ膜が抜けてしまうことを抑制できる半導体装置の製造方法を提供する。例文帳に追加

To provide a method for manufacturing a semiconductor device which can suppress missing of a TiN film in an etch-back step after deposition of a tungsten film when a tungsten plug is buried into a connection hole. - 特許庁

第１強誘電体膜１２の表面の凹部１５を埋め込むように、第１強誘電体膜１２の上に、原子層堆積法により第２強誘電体膜１３を形成する。例文帳に追加

A second ferroelectric film 13 is formed on the first ferroelectric film 12 by an atomic layer deposition method so as to bury the recessed parts 15 on the surface of the first ferroelectric film 12. - 特許庁

個人識別カード、クレジットカード等の個人用カード等に利用可能なカード形状からなる基板内に集積回路を形成する方法、及び埋込回路を提供する。例文帳に追加

To provide methods for forming integrated circuits within substrates having card shapes usable for a personal card, etc. such as a personal identification card, a credit card. - 特許庁

制御信号におけるひずみの減少をもたらすDRAMメモリ用のセンス増幅器であって、特に集積回路内で、他のロジックやメモリ機能と共にDRAMを埋め込むのに有用なセンス増幅器の回路と方法を提供する。例文帳に追加

To provide a circuit and a method of sense amplifier useful for embedding DRAM together with other logic or memory functions especially in an integrated circuit, in a sense amplifier for DRAM memories which brings about reduction of distortion in a control signal. - 特許庁

パッドの全部または一部がビアに埋め込まれるようにして、パッドとビアとの間の接触面積を広げて高い信頼度を確保することができる印刷回路基板及びその製造方法を提供する。例文帳に追加

To provide a printed circuit board capable of ensuring a high reliability by expanding a contact area between a pad and a via by making the whole or part of the pad embedded in the via, and also to provide a method of manufacturing the same. - 特許庁

高濃度の埋め込み不純物領域を形成した場合であっても、積層欠陥の発生抑制を可能とするエピタキシャルウェーハの製造方法を提供する。例文帳に追加

To provide a method of manufacturing an epitaxial wafer capable of preventing the occurrence of a laminate failure even when a region of embedded impurities in a high concentration is formed. - 特許庁

本発明の半導体装置の製造方法では、まず支持基板ＳＳと、埋め込み絶縁膜ＢＯＸと半導体層ＳＬとがこの順で積層された構成を有する半導体基板ＳＵＢが準備される。例文帳に追加

In the method for manufacturing the semiconductor device, a semiconductor substrate SUB is prepared first, wherein the semiconductor substrate SUB has a configuration formed by stacking a support substrate SS, a buried insulating film BOX, and a semiconductor layer SL, in this order. - 特許庁

容量形成領域１４は、この下部電極１３１、容量絶縁膜１５、上部電極１６の積層がＣＭＰ法で平坦化され残留した自己整合的な埋め込み構造である。例文帳に追加

The capacitor formation region 14 is a self-aligned embedded structure in which laminated layers of the lower electrode 131, a capacitive insulating film 15, and an upper electrode 16 are flattened with a CMP method, and are left behind. - 特許庁

３次元集積回路への組立てに必要な、低抵抗で高信頼性の埋め込み配線構造を有する半導体装置及びその製造方法を提供する。例文帳に追加

To provide a semiconductor device which has low-resistance and highly reliable embedded wiring structure required for setup into a three- dimensional integrated circuit. - 特許庁

本発明の目的は、地雷を積極的に爆破して排除するような危険性がなく、迅速且つ確実に地雷埋設地帯を安全な地帯にすることができる地雷に対する危険防止方法を提供すること。例文帳に追加

To provide a risk prevention method against a land mine capable of making quickly and surely a land mine buried zone safe, without providing a risk of exploding the land mine positively to be removed. - 特許庁

ＣＶＤ法により素子分離用トレンチ３１の内周面に第１酸化膜３２を堆積するとともに、活性部トレンチ３５を第１酸化膜３２で埋める。例文帳に追加

A first oxide film 32 is deposited by a CVD method on an inner circumferential surface of the trench 31 for element isolation, and the active portion trench 35 is buried with the first oxide film 32. - 特許庁

欠陥ビットの検知、分析、修復可能な埋込型メモリーセルフテスト方法により、チップ面積の縮小化、テスト時間の短縮化、コスト削減を実現する。例文帳に追加

To realize reduction of chip area, shortening of a test time, and reduction of a cost by a method for an embeded self-test of a memory by which a defective bit can be detected, analyzed, and restored. - 特許庁

従来の埋め込み型光閉じ込め構造に比べて、作製が容易な横方向の光閉じ込め構造を備えた化合物半導体層の新規な積層構造及びその作製方法を提供する。例文帳に追加

To provide a new laminating structure, together with manufacturing method, for a compound semiconductor layer provided with a lateral light confining structure, which is easier to manufacture compared to a conventional embedded light-confining structure. - 特許庁

安全で簡単かつ低コストで、アース棒と低減剤との接触面積を十分に大きくし、効果的な接地抵抗低減効果を得ることのできる部材およびアース棒の埋設方法を提供する。例文帳に追加

To provide a safe and inexpensive member capable of obtaining an effective reduction effect by taking a sufficiently large contact area between a ground rod and reducing agent, and provide a burying method for the ground rod. - 特許庁

積層体１２上で所定方向Ｆに光学放射を照射移動させることである、基板１５上に少なくとも１つの埋込みマイクロ流路９を作製する方法に関する。例文帳に追加

The method is used for manufacturing at least one embedded micro flow channel 9 on a substrate 15 by irradiating and moving optical radiation in a prescribed direction F on a layered product 12. - 特許庁

第１素子分離絶縁膜３１は、素子分離溝１３が平坦に埋まらず、窪み部３１ｖが形成されるような厚さで、減圧ＣＶＤ法によって全面堆積される。例文帳に追加

The first element isolation insulating film 31 is deposited over the entire surface by low-pressure CVD method, with such a thickness that an element isolation groove 13 is not embedded evenly and that a concave part 31v is formed. - 特許庁

第１素子分離絶縁膜３１は、素子分離溝１３が平坦に埋まらず、窪み部３１ｖが形成されるような厚さで、減圧ＣＶＤ法によって全面堆積される。例文帳に追加

The first element isolation insulating film 31 does not bury evenly an element isolation groove 13, but deposits completely by a reduced pressure CVD method in the thickness in which a hollow part 31v is formed. - 特許庁

例えば重機が入れない場所、曲線折れ曲がり等の複雑な構造物に対処出来る埋殺の残存型枠の形状と組積時に安全で迅速に連結できる連結方法が課題であった。例文帳に追加

End frame bodies 21a to 24a are provided at the upper and lower, and the right and left end sides of the thin residual form 1a having an appropriate surface shape, and an intermediate frame body 25a is provided in the middle of the residual form. - 特許庁

本方法で形成したゲート電極４０は、ゲート開口３４を埋め込んでいるので、ゲート電極配線と接続するには十分な面積を有するので、傘状部が必要でない。例文帳に追加

No tapered portion is required due to sufficient space available for connecting to the wiring of the gate electride, because the gate opening 34 is embedded. - 特許庁

溶融樹脂押出積層造形法で作成されたモデル等の3次元物体内部に発生する隙間を埋め、充填度の高い3次元物体を作成する。例文帳に追加

To manufacture a three-dimensional matter enhanced in filling degree by filling the gap formed in the three-dimensional matter such as a model or the like manufactured by a molten resin extruding, laminating and shaping method. - 特許庁

簡単に構成及び制御でき、膜堆積速度が速く、且つ例えば有機錯体Ｃｕ（ｈｆａｃ）（ｔｍｖｓ）のような高価な原料を有効に利用できる基材面微細凹み被覆・埋込み方法及び装置を提供すること。例文帳に追加

To provide a method and an apparatus for covering and embedding micro recesses on a base material in which the configuration and the control are simple, the film deposition speed is high, and expensive raw materials such as organic complexes Cu(hfac), (tmvs) can be effectively utilized. - 特許庁

単結晶層のうちの埋め込み絶縁層に面する側の深さ範囲に不純物が含まれている積層基板を製造する際に、単結晶層に結晶欠陥が発生するのを抑制できる製造方法を提供する。例文帳に追加

To provide a method of manufacturing a multilayer substrate, capable of restraining the generation of crystal defects, in a single-crystal layer in the manufacturing a multilayer substrate that has impurities contained in a depth range, on the side facing the embedded insulating layer of a single-crystal layer. - 特許庁

隙間埋め性、接着性、耐候性に優れるモジュールを実現し得、しかも、モジュールの製造工程においてはその生産性に優れ、また連続運転性に優れる製造方法を実現し得る、積層物を提供する。例文帳に追加

To provide a laminate attaining a module excelling in gap filling property, adhesiveness and weatherability, having excellent productivity in the manufacturing process of the module and attaining a manufacturing method excelling in continuous operability. - 特許庁

消火栓部分と補修弁部分を積み上げた全体の高さ寸法がコンパクトであり、近年の水道管浅層埋設工事に好適に対応することのできる地下式消火栓が求められている。例文帳に追加

To solve the problem of requiring an underground hydrant being compact in a whole integrated height dimension of a hydrant part and a repairing valve part, and suitably coping with service water pipe shallowly burying work of recent years. - 特許庁

ＩＣモジュールを埋設したホットメルト接着剤層を、ＩＣモジュールの厚さより厚い平板状に成形して樹脂フィルムからなる基材に積層することを特徴とするＩＣカードの製造方法。例文帳に追加

In the method for manufacturing an IC card, a hot-melt adhesive layer, in which an IC module is buried, is superposed on a base material comprising a resin film molded into a planar shape having a thickness larger than that of the IC module. - 特許庁