「埋積法」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

限度を超えた電圧の検出／記録機構を集積回路のシリカウェーハ上へ埋め込んで、予め設定された電圧限界を超える過電圧を検出し、保護しかつ記録するための方法と装置を提供する。例文帳に追加

To provide a method and apparatus for embedding a detecting/recording function of over-limit voltage on a silica wafer of an integrated circuit, and detecting, protecting and recording the overvoltage exceeding the pre-set voltage limit. - 特許庁

集積回路チップ内に埋込まれているダイナミックメモリ装置のメモリセルに関連するサブスレッシュホールドリーク電流を許容可能な範囲内に維持する装置及び方法を提供する。例文帳に追加

To provide a device and a method for maintaining, to the allowable range, a sub threshold leak current related to a memory cell of a dynamic memory device buried within an integrated circuit chip. - 特許庁

圧縮減容した廃プラスチック塊をコンテナの幅方向、長さ方向に所定列、高さ方向に所定段積み込めばコンテナの積み込みスペースが丁度埋まるように廃プラスチック塊の縦、横、高さ寸法を決定する。例文帳に追加

The dimensions of the length, the width and the height of the waste plastic block so that the loading space of a container is just filled up when prescribed rows in the width and the length directions of the waste plastic blocks the volume of which is reduced by compression and prescribed stages in the height direction are decided. - 特許庁

埋め込みチャネル型ＭＯＳＦＥＴのチャネルリーク電流を抑制し、埋め込みチャネル型半導体装置のパフォーマンスを著しく向上させた半導体装置とその製造方法、でチャネル表面濃度プロファイルを最適化した埋め込みチャネル型ＭＯＳＦＥＴを新しいゲート酸化膜形成方法を用いた製造方法で構築し、パフォーマンスに優れた半導体集積回路装置を構成するものである。例文帳に追加

By means of the semiconductor device obtained by significantly improving the performance of a buried channel semiconductor device by suppressing the channel leakage current of the buried channel MOSFET and its manufacturing method, a semiconductor integrated circuit device which is excellent in performance is constituted by building the buried channel MOSFET optimized in channel-surface concentration profile by a manufacturing method using a new gate oxide film forming method. - 特許庁

後続の工程に伴う埋め込みゲートの酸化を防止し、ビットラインコンタクト及びストレージノードコンタクトと基板との間のコンタクト面積を増加させ、コンタクト抵抗を低減し、ビットラインコンタクト及びストレージノードコンタクトと埋め込みゲートとの間のＧＩＤＬを低減し、自己整合コンタクト不良を防止することのできる半導体装置の製造方法を提供すること。例文帳に追加

To provide a method of manufacturing a semiconductor device that can prevent buried gate oxidation caused by subsequent processing, can increase a contact area among a bit line contact, storage node contact and substrate, can reduce contact resistance, can reduce GIDL among the bit line contact, storage node contact and the buried gate, and can prevent a failure of a self-aligned contact. - 特許庁

硫酸塩還元菌が存在する土で直接埋設したり、硫酸塩還元菌が存在する土や水が上記溝内に堆積、流入しても硫酸塩還元菌が活動しないように上記、土や溝内の水素イオン濃度をｐＨ８．５以上にすることを特徴とする電力ケーブルの埋設方法を提供する。例文帳に追加

Hydrogen ion concentration in the soil or in the ditch is kept at a pH of 8.5 or higher so that the sulfate-reducing bacteria cannot become active, when the cable is embedded directly in the soil, in which the sulfate reducing bacteria exist or even when the soil or water in which the sulfate- reducing bacteria exist accumulates or pours into the ditch. - 特許庁

表面にタイルを懸架するか又はタイルを埋設・保持する突起物またはリブを有するプラスチックスまたは金属の薄板を単独か又は該薄板に発泡プラスチックス断熱材を積層した複合体を曲面加工し壁面に設け、その後タイルを懸架または埋設・保持する曲面タイルの施工方法例文帳に追加

This curved face application method for tile comprises curvedly working a single plastic or metallic thin plate having a projection or rib for suspending a tile or burying and holding the tile on the surface or a composite body of the thin plate with a foamed plastic heat insulating material laminated thereon, providing it on the wall surface, and then suspending or burying and holding the tile. - 特許庁

本発明による画像処理方法は、パイプカメラによって撮影された地中埋設管内の画像を取得するステップと、取得された画像を解析し、所定の範囲の色を有する箇所を抽出するステップと、抽出された箇所と前記地中埋設管の管内面積との比率を算出するステップと、算出された比率を補正するステップとを含む。例文帳に追加

An image processing method includes the step of acquiring images of the inside of an underground buried pipe imaged by a pipe camera, the step of analyzing acquired images and extracting parts having colors within a prescribed range, the step of computing a ratio between extracted parts and the area of the inside of underground buried pipe; and the step of correcting a computed ratio. - 特許庁

ポリイミド樹脂等の有機絶縁材からなる絶縁層と銅等の導体材料からなる配線層が交互に積層してなる多層構造を有する多層配線基板の製造における上下の導体配線層を接続する微小径ビアホールを穴埋めするめっき工程において、短時間で穴埋めが可能となり、かつ、接続信頼性の高い、フィルドビアめっき方法を提供する。例文帳に追加

To provide a method for plating to filler via with high reliability by which hole filling can be completed in a short time in a plating step for filling a micro-diameter via hole connecting upper and lower conductor wiring layers when manufacturing a multilayer wiring board of a multilayer structure wherein an insulation layer made of an organic insulation material such as a polyimide resin and a wiring layer made of a conductor material such as cupper are alternately stuck. - 特許庁

スラリー液に微細気泡（マイクロバブル）を分散させ、微細気泡の平均直径より微細な寸法のパターンを形成した基板に金属膜を堆積させ、微細気泡を分散したスラリー液に金属膜を堆積した基板を浸漬することにより、堆積した金属膜のうち凹部のものを残留させ、絶縁膜への金属の平坦化埋め込みを行う。例文帳に追加

Fine air bubbles (microbubbles) are dispersed in the slurry liquid, a metal film is deposited on a substrate where a pattern of size smaller than an average diameter of the fine air bubbles is formed, and the substrate having the metal film deposited is dipped in the slurry liquid in which the fine air bubbles are dispersed to flatten and bury the metal in the insulating film while leaving recessed parts of the deposited metal film. - 特許庁

電極パターン層とその隙間を埋めるように形成する余白パターン層とを、薄層化したグリーンシートに対して積層する際に、積層体ユニットを破断することなく支持シートから剥離することを可能にし、内部電極層端部の屈曲を無くし、ショート不良が少ない積層型電子部品を製造する方法を提供すること。例文帳に追加

To provide a method for manufacturing a laminated electronic component that, when laminating an electrode pattern layer and a margin pattern layer formed so as to fill its clearance onto a thin-layered green sheet, can separate the laminated body unit intact from the support sheet and dispose of flections at the end of the internal electrode layer, thus decreasing a short circuit. - 特許庁

複数の回路基板が貼り合わされた積層半導体回路基板の貫通孔に電解メッキによって確実にメッキ導電膜を埋め込むことができるとともに、電解メッキ工程の終了後に不要なシード層を容易に除去することができる積層半導体回路基板およびそれを用いた積層半導体装置の製造方法を提供する。例文帳に追加

To provide a method of manufacturing a laminated semiconductor circuit board in which a plated conductive film can be surely embedded, by electrolytic plating, into a through-hole of a laminated semiconductor circuit board having a plurality of circuit boards which are bonded together, and an undesired seed layer can be readily removed after the termination of the electrolytic plating process, and a method of manufacturing a laminated semiconductor device using the same. - 特許庁

電気絶縁層と内部導体パターンを交互に積層し、その際に各内部導体パターンの端部を順次接続することで積層方向に重畳したコイルパターンを形成して電気絶縁体中に埋設された状態とし、内部のコイルパターンから引き出した導体に接続するようにチップ外表面に外部電極を設ける積層チップコイルの製造方法である。例文帳に追加

In this method for manufacturing a laminated chip coil, an electrically insulating layer and an internal conductor pattern 32 are alternately laminated, at which time the ends of the internal conductor patterns are sequentially connected to each other so that a coil pattern superimposed in a lamination direction and buried in an electrical insulator, and external electrodes are provided onto a chip outer surface to be connected to conductors led from the internal coil pattern. - 特許庁

半導体装置の製造方法は、ハロゲン元素を含む原料ガスを用いて高融点金属化合物の核形成膜を堆積するステップと、核形成膜の表面及び粒界にシリコン膜を堆積するステップと、ハロゲン元素を含む原料ガスを用い、核形成膜及びシリコン膜を埋め込んで高融点金属化合物のバルク層を堆積するステップとを有する。例文帳に追加

The method for manufacturing a semiconductor device has the steps of depositing a nucleus generation film of a metal composition having a high melting point using a material gas including halogen element, depositing a silicon film on the nucleus generation film and a grain boundary, and depositing a bulk layer of a metal composition having a high melting point by burying the nucleus generation film and the silicon film using the material gas including halogen element. - 特許庁

本発明は、薄いセラミックグリーンシートを用いてもショート率の悪化・絶縁耐圧の低下を抑制できる電極埋め込みセラミックグリーンシートとその製造方法並びにそれを用いた積層セラミックコンデンサの製造方法を提供することを目的とするものである。例文帳に追加

To provide an electrode-embedded ceramics green sheet that can prevent rate of short-circuiting to decrease or the withstand voltage to decrease through thin ceramics green sheets, a method for manufacturing this ceramics green sheet, and a method for manufacturing a laminated ceramics capacitor which uses this ceramics green sheet. - 特許庁

チャネル表面濃度プロファイルを最適化した埋め込みチャネル型ＭＯＳＦＥＴを新しいゲート酸化膜形成方法を用いた製造方法で構築し、同時に不揮発性メモリーを搭載し、パフォーマンスに優れた半導体集積回路装置を構成するものである。例文帳に追加

A semiconductor integrated circuit device which is excellent in performance is constituted by building the buried channel MOSFET optimized in channel surface concentration profile by a manufacturing method using a new gate oxide film forming method and, at the same time, mounting a nonvolatile memory on the circuit device. - 特許庁

半導体基板上の層間絶縁膜に配線用の溝を形成した後、バリアメタル層を介してスパッタ法によりＣｕ層と、次いでＣｕ合金層を積層して、めっき成膜法によってＣｕの溝への埋め込みを行う。例文帳に追加

In this manufacturing method, after a wiring groove 3 is formed in an interlayer insulation film 2 on a semiconductor substrate 1, a Cu layer 5 and a Cu alloy layer 7 are laminated by a sputtering method via a barrier metal layer 4, thereby burying into a Cu groove by a plating film forming methods. - 特許庁

微結晶膜から多結晶膜を形成する方法であって、方法は、ａ）アモルファス物質に埋め込まれたマイクロクリスタライトを含む微結晶膜を堆積するステップと、ｂ）ステップａ）において堆積された膜をアニールして、少なくとも部分的に多結晶膜を形成するステップであり、それにより、埋め込まれたシードクリスタルをアモルファス物質内に含むことで比較的大きなサイズを有する均一な結晶粒子の形成を促進するステップとを含む方法が提供される。例文帳に追加

A method which forms a polycrystalline silicon film from a microcrystal silicon film includes a step of depositing a microcrystalline silicon film 14 including microcrystallites buried in amorphous substance, a step of annealing the deposited film 14 and, at least, partially forming a polycrystalline film, and a step of promoting formation of uniform crystal particles 28, 30 having comparatively large size by allowing the amorphous substance to contain buried seed crystals 16. - 特許庁

本発明は、薄いシートを用いて高容量・高信頼性の積層セラミックコンデンサを製造する方法に関するものであり、誘電体層を薄層化してもショート率の悪化・絶縁耐圧の低下を抑制できる、電極埋め込みシート及びそれを用いた積層セラミックコンデンサの製造方法を提供することを目的とするものである。例文帳に追加

To provide a sheet embedding an electrode in which degradation of short rate and fall of breakdown strength can be suppressed even if a dielectric layer is made thin, and to provide a process for manufacturing a highly reliable high capacity multilayer ceramic capacitor by using a thin sheet. - 特許庁

後円部の埋葬施設は竪穴式石室で、内法長約8.3メートル、北小口幅0.9メートル、高さ約1.7メートルで、二上山麓の春日山と芝山の板石を持ち送りに積んで合掌造状の天井を作り出している。例文帳に追加

The burial facilities of the back circular part is a pit stone chamber with its inside measurement approximately 8.3 meters in length, north small entrance 0.9 meters in width and about 1.7 meters in height, and the ceiling was built in a Gassho-zukuri style (an architect method with wooden beams combined to form a steep thatched roof that resembles two hands together) and corbelled out with flagstones from Mt. Kasuga and Mt. Shiba at the foot of Mt. Nijo.  - Wikipedia日英京都関連文書対訳コーパス

埋込イオン注入層を介して複数のエピタキシャル層が積層形成されたエピタキシャルウェーハを極めて能率的に製造でき、形成されるイオン注入層の横方向拡散も少ないシリコンエピタキシャルウェーハの製造方法を提供する。例文帳に追加

To provide a method for manufacturing a silicon epitaxial wafer for extremely efficiently manufacturing an epitaxial wafer where a plurality of epitaxial layers are laminated through an embedded ion injection layer, and for reducing the lateral diffusion of the formed ion injection layer. - 特許庁

そして、Ｖ溝型エッチングにより形成されるコレクタ領域３２、３３の角部をシリコンエッチングにより除去することで、高濃度埋め込み層３８、４０を形成する工程に用いるフォトレジストの被膜を容易にする半導体集積回路装置の製造方法。例文帳に追加

Then, by removing the corners of the collector areas 32 and 33 formed by V groove type etching by silicon etching, coating of a photoresist film to be used for a process for forming high concentration embedded layers 38 and 40 is facilitated. - 特許庁

半導体発光装置の製造方法は、半導体基板１０１上に、複数の柱状部１１０を有する半導体堆積層１５０を形成する工程、柱状部の周囲に樹脂系の材料からなる埋込み絶縁層１２０を形成する工程、および、ウェハを分離してチップを形成する工程、を含む。例文帳に追加

The method includes the steps of forming a semiconductor deposition layer 150 having a plurality of columnar parts 110 on a semiconductor substrate 101, forming a buried insulating layer 120, made of the resin-based material around the columnar parts, and forming a chip separated from the wafer. - 特許庁

半導体チップの上面に接続されたボンディングワイヤーの一部が接着テープ内に埋め込まれたときに、接着テープ内のワイヤーの周囲における空隙の形成を抑制することができる半導体チップ積層体の製造方法を提供する。例文帳に追加

To provide a method of manufacturing a semiconductor chip laminate capable of preventing gap formation around bonding wires in an adhesive tape when one part of the bonding wire connected to the top surface of a semiconductor chip is embedded in the adhesive tape. - 特許庁

層間の配線パタ−ン相互の導通を図る為に形成されるインナ−・ビアホ−ル等の空隙が内層回路基板に形成される場合でも、その空隙に対して樹脂埋めを行うことなく外層基板を好適に積層処理可能な多層回路基板の製造法を提供する。例文帳に追加

To provide the method of manufacturing a multilayer circuit board, by which outer layer boards can be properly laminated without filling gaps such as inner via holes, etc., formed in inner layer circuit boards in order to have the interlayer electrical continuities between wiring patterns with resin. - 特許庁

一方向に細長い糸状の繊維質素材ないし木質素材を束ねてまたは撚ってなる棒状体を、上端は地表に露出させつつ、地下２０ｃｍから５０ｃｍまでの深さまで、単位面積あたり所定の本数埋入することを特徴とする土壌改質方法である。例文帳に追加

The method for modifying soil includes burying a prescribed number of stick-like bodies formed by binding or twisting string-like fibrous materials or woody materials long and thin in one direction, into the depth of 20-50 cm below the ground while exposing the upper edges thereof at the surface of the earth. - 特許庁

透湿防水フィルム５に不織布層６が積層された一対のキャッピングシート４の端縁同士を重ね合わせて接合するに際し、下記（ａ）あるいは（ｂ）の方法により不織布層の空隙を埋めた後に、接合する。例文帳に追加

When end edges of a pair of capping sheets 4 each formed by layering nonwoven fabric layers 6 on a moisture permeation waterproof film 5 are superimposed on and joined to each other, the gap of the nonwoven fabric layers is buried by a method of the following (a) or (b) and then the end edges are joined. - 特許庁

プリント配線基板の小径化、薄型化、高アスペクト比化に対応し、貫通孔内のめっき埋め込み性に優れ、長期接続信頼性に優れたプリント配線基板用の積層板とその製造方法および半導体装置を提供すること。例文帳に追加

To provide a laminated board for a printed-wiring board having an excellent plating burying property in a through-hole and having a superior long-term connection reliability in response to the reduction of the diameter, the thinning and aspect ratio enhancing of the printed-wiring board, and also to provide the method of manufacturing the laminated board for the printed-wiring board and a semiconductor device. - 特許庁

上下に積み重ねた各ブロックをその合端面で強固に接合一体化して安定した構造が得られ、接合作業も容易で施工性を向上させた地中埋設用ブロックの接合方法及びこれに用いる接着剤塗布用ノズルを提供する。例文帳に追加

To provide a joining method for a block for underground burial and an adhesive applying nozzle for use in the same, which can bring about a stable structure by tightly joining and integrating respective vertically stacked blocks via abutment joint surfaces of them, facilitate joining work, and enhance workability. - 特許庁

半導体基板１の主面上に形成された浮遊ゲート電極の一部を構成する下層導体膜３ａを形成した後、半導体基板１の主面上に絶縁膜６をＣＶＤ法等によって堆積して、半導体基板１の主面上の窪み内を完全に埋め込む。例文帳に追加

After a lower layer conductive film 3a is formed, which constitutes a part of a floating gate electrode formed on the main surface of a semiconductor substrate 1, an insulating film 6 is deposited on the main surface of the semiconductor substrate 1 by using a CVD method or the like, and the inside of a recess on the main surface of the semiconductor substrate 1 is filled completely. - 特許庁

ベルト長手方向に沿って心線を埋設したゴム層と、該ゴム層に隣接してベルトの長手方向に延びるリブ部もしくはベルト長手方向に所定間隔で設けたコグ部からなる型付部を有する圧縮ゴム層とを積層した伝動ベルトの製造方法である。例文帳に追加

The transmission belt is composed by laminating a rubber layer containing core wires embedded along the belt length, and a compression rubber layer having a molded part adjoining the rubber layer, comprising rib parts extended along the belt length or cog parts provided at a prescribed interval along the belt length laminated with it. - 特許庁

埋込イオン注入層を介して複数のエピタキシャル層が積層形成されたエピタキシャルウェーハを極めて能率的に製造でき、形成されるイオン注入層の横方向拡散も少ないシリコンエピタキシャルウェーハの製造方法を提供する。例文帳に追加

To provide a method of producing a silicon epitaxial wafer, which is capable of efficiently producing the epitaxial wafer in which plural epitaxial layers are stacked through buried ion implanted layers and by which the silicon epitaxial wafer small in diffusion of the formed ion implanted layers in the lateral direction can be obtained. - 特許庁

上下に積み重ねた各ブロックをその合端面で強固に接合一体化して安定した構造が得られ、接合作業も容易で施工性を向上させた地中埋設用ブロックの接合方法及びこれに用いる接着剤塗布用ノズルを提供する。例文帳に追加

To provide a connecting method of underground burying blocks capable of providing a stable structure by firmly bonding and integrating each vertically stacked block in the butt end surface thereof, and facilitating the connecting work to improve the workability, and an adhesive application nozzle used therefor. - 特許庁

ビット線１１が絶縁層５６に形成された凹部（配線溝６９）内に埋め込まれており、ビット線１１の上部に、バリアメタル層７０及び軟磁性体層７１が無電解めっきによって積層されていることを特徴とする、ＭＲＡＭ等の磁気記憶装置と、その製造方法。例文帳に追加

The magnetic storage device such as MRAM or the like is formed with a bit line 11 that is embedded in a recessed part (wiring groove 69) formed in an insulating layer 56, and it is manufactured by piling up a barrier metal layer 70 and a soft magnetic layer 71 on the upper side of the bit line 11 by electroless-plating. - 特許庁

熱交換面積を確保しつつ、高さ寸法を縮小し、さらに吹出し方向を広げることで、天井における設置の自由度を増して施工性を高め、かつ快適性を向上させたインテリア性の高い天井埋込型空気調和機を提供する。例文帳に追加

To provide a sealing-embedded type air conditioner having a good interior design, in which degree of freedom for installation in a ceiling is increased and the workability and a comfortableness are improved by ensuring a heat-exchange area, decreasing in its height, and spreading the blowoff direction. - 特許庁

また、振動吸収体を用いた側溝の埋設方法は、振動吸収性能に優れたゴム、プラスチックスと発泡材とを積層してなる振動吸収体を形成し、前記振動吸収体を側溝の外側に配設することを特徴とする。例文帳に追加

In a burying method of a gutter using the vibration absorber, the vibration absorber is formed by laminating the rubber and the plastics 1 which are excellent in vibration absorbing performance, and the foamed material 2, and the vibration absorber is arranged outside the gutter. - 特許庁

上部金属配線と下部導電層とをビアに連結する半導体装置の製造方法において、前記上部金属配線をパターニングした後、前記ビアを埋め込んでいる金属プラグの表面に電荷が蓄積されることを防止するために無プラズマ（plasmaless）オゾンアッシングを実施する。例文帳に追加

In manufacturing semiconductor device where upper metallic wiring and a lower conductive layer are coupled witch each other by a via, plasmaless ozone ashing is performed to prevent charges from being accumulated on the surface of a metallic plug where the above via is buried after patterning the above upper metallic wiring. - 特許庁

針形状凹部を有する転写版上に、生分解性樹脂材を積載して適度な温度に保持して軟化させた後、所定時間プレスして針形状部に樹脂を埋設させてから徐冷する方法において、転写板の針形状凹部の最先端部まで樹脂を浸透させる手段を提供する。例文帳に追加

To provide means for infiltrating a resin up to the most top edge of a needle-like recess of a transfer board in a method comprising laminating a bio-degradable resin material on a transfer board having a needle-like recess, and by softening at a suitable temperature and then imbedding the resin into the needle-like recess by pressing, and cooling slowly. - 特許庁

ＳＯＩ基板等の半導体基板に形成する素子間分離用のトレンチの傾斜角度を８８度、あるいは８９度に形成し、かつ減圧ＣＶＤ法によりＮＳＧまたはＨＴＯとＮＳＧとが積層された絶縁材料を成長してトレンチ内に埋設する。例文帳に追加

The angle of inclination of an element isolation trench provided to a semiconductor substrate such as an SOI substrate or the like is set at an angle of 88 degrees or 89 degrees, and an insulating material where NSG(non- doped silicate glass) or HTO(high-temperature oxide film) and NSG are laminated is grown and buried in the trench. - 特許庁

マクロ的に見た有色系雑音に注目し低域の支配的な雑音成分を積極的に除去してＳ／Ｎ値をプラスに転じさせ、低域に埋もれた、比較的高いレベルの受信信号を抽出することが可能な雑音除去方法及び装置を提供する。例文帳に追加

To provide a noise rejection method and an apparatus capable of extracting received signals with relative high levels, which are buried in low ranges by positively rejecting dominant noise components to turn S/N values to plus values with payments of attention to colored noises when viewed macroscopically. - 特許庁

その製法は、Ｓｉ基板１上にゲート部２、ゲート上絶縁膜３、ソース・ドレイン４，５、層間絶縁膜６、プラグ８を形成後、全面に犠牲絶縁膜を堆積し、これにキャパシタ電極１２_１，１２_２を埋め込む溝を形成する。例文帳に追加

After a gate part 2, an insulation film 3 on the gate, source and drain 4 and 5, an interlayer insulation film 6, and a plug 8 are formed on the Si substrate 1, a sacrificial insulation film is deposited on the entire surface and trenches for burying the capacitor electrodes 12_1 and 12_2 are made therein. - 特許庁

スクラッチ、貴金属を含む膜の変形及び剥離の発生がなく、貴金属を含む膜上に残膜することなく貴金属を含む膜が埋め込み形成でき、高集積度半導体装置の信頼性の向上および製造歩留まりの向上ができる半導体装置の製造方法を提供する。例文帳に追加

To provide a method for manufacturing a semiconductor device which can bury and form a film containing a noble metal without remaining a film on the film containing the noble metal without generating scratch, deforming the film containing the noble metal and without causing separation and which can improve the reliability of a highly integrated semiconductor device and can improve a manufacturing yield. - 特許庁

アスペクト比の大きなホール、溝等の凹部を有する基体に、特にＰＳＧプロセスで所定の化合物を堆積成長させる際に、凹部の埋め込み性を向上させることが可能な半導体装置の製造方法及び装置を提供する。例文帳に追加

To provide the manufacturing method of a semiconductor device which can raise the embedding properties of recessed parts such as a high aspect ratio of holes or grooves, when a prescribed compound is specially grown by a deposition on a base body having the recessed parts in a PSG process, and to provide the semiconductor device. - 特許庁

該方法は、配信チャネルから獲得した保護された素材のコピー内に埋め込まれている少なくとも１つの識別子を検出し、前記保護された素材の未認可のコピーを示すために、データベース内に前記少なくとも１つの識別子に従って、前記保護された素材の情報を蓄積する。例文帳に追加

The method detects at least one identifier embedded in a copy of a protected material acquired from a distribution channel, and accumulates information of the protected material according to the at least one identifier in the database in order to indicate the unauthorized copy of the protected material. - 特許庁

半導体発光装置の製造方法は、半導体基板１０１上に、複数の柱状部１１０を有する半導体堆積層１５０を形成する工程、柱状部の周囲に樹脂系の材料からなる埋込み絶縁層１２０を形成する工程、および、ウェハを分離してチップを形成する工程、を含む。例文帳に追加

The method for manufacturing a semiconductor light-emitting device includes the steps of forming a semiconductor deposition layer 150 having a plurality of columnar parts 110 on a semiconductor substrate 101, forming a buried insulating layer 120, made of resin-based material around the columnar parts, and forming a chip separated from the wafer. - 特許庁