「実大テスト」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

自己試験回路装置は、テストメモリ１２と、前記テストメモリより容量が大きいかまたは等しいテスト結果格納メモリ１３と、実使用周波数において前記テストメモリのテストを行って、そのテスト結果を前記テスト結果格納メモリに格納するように構成された制御回路１５とを具備する。例文帳に追加

The self test circuit device is provided with a test memory 12, a test result storage memory 13 of which the capacity is larger than the capacity of the test memory or is equal to the capacity, and a control circuit 15 constituted so that the test result is stored in the test result storage memory by performing a test of the test memory in the actual use frequency. - 特許庁

ワークを大気解放許容時間内に確実にヘリウムリークテストにかけることができるようにする。例文帳に追加

To reliably put a work under a helium leak test within the atmosphere release allowable time. - 特許庁

サイズやコストを増大させることなく、テスト容易なシステムインパッケージを実現する。例文帳に追加

To provide a system in package, which facilitates a test without increasing a size and a cost. - 特許庁

容易にテストを実行することができ、コストの増大及びチップ面積の増加を抑制すること。例文帳に追加

To easily perform testing and suppress an increase in cost and an increase in a chip area. - 特許庁

迅速に、そして多大の費用を伴わずにマルチプルＷＬウエハテストを実施できるような、マルチプルＷＬウエハテストにおける半導体メモリーアッセンブリーの多数のワード線のテスト方法を提供する。例文帳に追加

To provide a method for testing many word lines of a semiconductor memory assembly in a multiple WL wafer test in which a multiple wafer test can be performed quickly without needing much cost. - 特許庁

バウンダリスキャンレジスタを利用して、ごく僅かな回路の追加だけで、大規模な半導体装置を実動作速度で自己テストし、そのテスト結果だけを外部へ出力することができるテスト回路を提供する。例文帳に追加

To provide a test circuit by which a large-scale semiconductor device is self-tested at an actual operating speed only by additing a few circuits by using a boundary scan register, and which outputs only its test result to the outside. - 特許庁

本発明のメモリテスト回路では、テスト範囲を拡大するために、ダイレクトメモリＢＩＳＴモードとリダンダンシメモリＢＩＳＴモードとの２つのテスト経路を実現している。例文帳に追加

In this memory test circuit, two test routes are used, that is, a direct memory BIST mode and a redundancy memory BIST mode in order to expand a test range. - 特許庁

大規模システムＬＳＩのアイソレーションテストにおいて、出力端子選択回路の設計を複雑化させることなく端子数の削減を可能にし、テスト項目の削減およびテスト時間の短縮を実現する。例文帳に追加

To reduce test items and to shorten a test time by reducing the number of terminals without complicating a design of an output terminal selection circuit in an isolation test of a large-scale system LSI. - 特許庁

本発明は、ＳＯＣの外部端子数に依存することなく、ＭＵＸ挿入方式におけるテストの実施を可能とし、テストに必要となる構成が大型化することを抑制し、テスト時間を短縮することを課題とする。例文帳に追加

To suppress increase in configuration required for tests and thereby shorten the test time by making execution of the tests using a MUX insertion method, without having to depend on the number of external terminals of SOC. - 特許庁

１チップ化されたＬＳＩに搭載された複数の機能回路ブロック（ＤＲＡＭ，ロジック等）には個別のテスト設計が実現され、テスタを使い分けて順次テストしていたため、回路の規模化に伴ってテスト時間が増大する。例文帳に追加

To prevent increase in test time accompanying scale enlargement of a circuit due to realizing individual test designs in a plurality of function circuit blocks (DRAM, logic, or the like) mounted on an LSI formed into one chip and sequentially testing them by using a plurality of testers. - 特許庁

この画像 (クリックして大きい画像を表示) では、Utils.java で JUnit テストが実行されたこと、およびクラスがすべてのテストに合格したことがわかります。 左区画には個々のテストメソッドの結果が表示され、右区画にはテスト出力が表示されます。例文帳に追加

In this image (click the image to see a larger image) you can see that the IDE ran the JUnit test on Utils.java and that the class passed all the tests.The left pane displays the results of the individual test methods and the right pane displays the test output. - NetBeans

検証用プログラムに必要なテストベンチの構成を検証用プログラム内に記述することで、記述されたテストベンチ構成にしたがったテストベンチが最大構成のテストベンチから自動的に構築されてから実行される仕組みを構築する。例文帳に追加

The arrangement of the test bench needed for the verification program is described within the verification program, whereby a mechanism is constructed which is executed after the test bench conforming to the test bench arrangement described is automatically constructed from the test bench of the largest arrangement. - 特許庁

マクロに設けられるテスト入力端子の数が増加しても、テスト用の外部入力端子の数が増加することがなく、かつ、テストデータの入力パターンを可変する自由度の大きい、ＬＳＩにおけるマクロテスト回路を実現すること。例文帳に追加

To realize a macro-test circuit in an LSI in which the number of external input terminals for testing is not increased even if the number of input terminals for testing provided in a macro-fashion is increased and the versatility of varying the input pattern of testing data is high. - 特許庁

位相接続テスト手段11は、位相画像信号1とテスト領域大きさ信号4、位相閾値信号5を入力しテスト領域内での位相差が閾値以内であるか否かのテストを実行し接続が可能な画素群を接続可能マスク画像信号2として出力する。例文帳に追加

A phase connecting test means 11 inputs a phase image signal 1, a test area size signal 4 and a phase threshold signal 5, performs a test to decide whether a phase difference is less than its threshold in a test range and outputs a connectable pixel group as a connectable mask image signal 2. - 特許庁

実回路に影響を与えることなく、容易に確実に最大遅延を実現するテストが可能となる半導体集積回路を提供する。例文帳に追加

To provide a semiconductor integrated circuit in which a test realizing a maximum delay easily and surely without having any effect on an actual circuit can be carried out. - 特許庁

高温テスト及び低温テストを実施するハンドラにおいて、一度に大量の半導体装置の高温化又は低温化を可能とし、装置全体としての高速処理を実現した高低温化ユニット及び高低温化テストハンドラを提供する。例文帳に追加

To provide a temperature heightening/lowering unit and a temperature heightening/lowering test handler, that increase or decrease temperatures of a large amount of semiconductor devices at a time, and achieve a high-speed processing as the whole system. - 特許庁

高温テスト及び低温テストを実施するハンドラにおいて、一度に大量の半導体装置の高温化又は低温化を可能とし、装置全体としての高速処理を実現した高低温化装置及び高低温テストハンドラを提供する。例文帳に追加

To provide an apparatus for raising/lowering a temperature which raises or lowers the temperature of numerous semiconductor devices at a time in a handler for performing high temperature test and low temperature test to realize high-speed processing as the whole apparatus, and also to provide the high and low temperature test handler. - 特許庁

通信シミュレーション環境の構築に要する工数を大幅に削減でき、通信テストの効率を向上させることができ、通信テストの実行環境でもデータの変更が可能で、しかもテスト結果の解析を容易に行うことができる通信シミュレータを実現する。例文帳に追加

To realize a communication simulator capable of remarkably reducing man-hour to be required for the construction of communication simulation environment, enhancing the efficiency of a communication test, altering data even in execution environment of the communication test and easily performing the analysis of a test result. - 特許庁

半導体装置の試験において、テスト回路を動作させるテストモード時の大電流による電源ノイズや電源電圧降下を抑制し、実動作周波数での安定した試験の実施を可能にする。例文帳に追加

To enable stable test at the actual operating frequency by controlling, during the test of semiconductor device, power source noise and power source voltage drop due to heavy current in the test mode for operating a test circuit. - 特許庁

異なるクロックで動作する回路を有する半導体集積回路において、回路規模を増大させることなく、実使用でのクロックでスキャンテストの実施が可能なスキャンテスト回路を備えた半導体集積回路を提供する。例文帳に追加

To provide a semiconductor integrated circuit which includes circuits operating at different clocks, and which has a scan test circuit capable of a scan test with a clock for an actual use without increasing the circuit scale. - 特許庁

テストベクタの実行時間があらかじめ設定された指定保持時間の値よりも大きい場合は、強制的に実行時間の値を指定保持時間の値に置き換えテストベクタとして出力する。例文帳に追加

When the execution time of the test vector is larger than the value of a preliminarily set designated holding time, the value of the execution time is forcedly replaced with the value of the designated holding time, and outputted as the test vector. - 特許庁

プローブ端子の近傍等、従来実装が困難であった狭い場所にもテスト回路チップを実装でき、かつ従来よりも複雑で大規模なテスト回路を備えたプローブカードを提供する。例文帳に追加

To provide a probe card in which a test circuit chip is mounted to a narrow location such as the vicinity of probe terminals, conventionally difficult to mount the chip, and a more complicated and larger-size test circuit than before are provided. - 特許庁

大規模なテスト命令列の生成においては、生成アルゴリズムの難しさからテスト命令列の内容が乏しく、変化のある大規模なテストを実現するためには、複雑な処理を持つ命令自動生成処理を必要としていたが、本発明に示す方式により小規模な単位命令列を任意に複数組み合わせることによって、変化に富んだ大規模なテスト命令列を生成することを可能とする。例文帳に追加

To generate a varied large-scale test command sequence by a method arbitrarily combining plural small-scale unit command sequences, different from a conventional large-scale test command sequence-generating method requiring a complicated automatic command generation process for realizing a varied large-scale test because contents of the test command sequence are poor on account of difficulty of generation algorithm. - 特許庁

日々提供されるサービスやＯＳの膨大なパッチに対して、リアルデータを使用した迅速かつ確実な退行テストを実施する。例文帳に追加

To perform a quick and accurate degradation test using real data with respect to a service to be provided on a daily basis or the huge patch of an OS. - 特許庁

ＰＣＡ領域にて記録テストを実行した後、前記記録テストで使用するレーザーパワーの最大値より低い複数種類のレーザーパワー値にて、前記ＰＣＡ領域の終端に連続する予備エリアへテスト信号を追記するようにした。例文帳に追加

A test signal is added to a spare area continuing to the end of the PCA area at a plurality of types of laser power values that are lower than the maximum value of laser power used in a recording test after carrying out the recording test in the PCA area. - 特許庁

プローブ密度が高く、ウェーハのテストが可能で、プローブの大幅変形を実施可能で、試験中電気回路の間との接触安定性が高く、プローブで高周波テストおよび高速テストが可能なプローブカードの製造方法およびプローブカードを提供する。例文帳に追加

To provide a method for manufacturing a probe card which has a high probe density, a high contact stability with an electric circuit during testing, which can test a wafer, which can execute a large deformation of the probe, and which can rapidly test in a high frequency and to provide the probe card. - 特許庁

比較的低い周波数の動作テスト用のクロック信号により、その周波数より高く、かつ、可変に変更可能な周波数のクロック信号による動作テストを見かけ上実現し、正常に動作する最大動作周波数を測定する動作テスト回路を含む半導体集積回路を提供する。例文帳に追加

To provide a semiconductor integrated circuit including an operation test circuit that apparently realizes an operation test by a clock signal of relatively high-frequency and of variably changeable frequency, by a clock signal of a relatively low-frequency for the operation test to measure the maximum normally operated frequency. - 特許庁

（ⅱ）テストやレビュー不足が原因で、長期間顧客に影響が及ぶような障害や経営判断に利用されるリスク管理用資料等の重大な誤算が発生しないようなテスト実施態勢を整備しているか。例文帳に追加

(ii) Is a system for testing structured in a way to prevent inadequate tests and reviews that would cause problems with long-lasting effects on customers or serious miscalculations in risk management-related documents and materials that are used for corporate management decision making?  - 金融庁

テストコストを増大させることなく、オープン不良を検出することができる半導体装置、これを試験するための半導体テスタおよびこの半導体テスタを用いた半導体テストシステムを実現する。例文帳に追加

To obtain a semiconductor device capable of detecting an open failure without increasing a test cost, a semiconductor tester for testing this semiconductor device, and a semiconductor test system using this semiconductor tester. - 特許庁

テスト用データ１４の実行にかかった時間とテスト用データ１４及び処理対象データ１７の大きさからそのＪＯＢ処理の予測時間を求める。例文帳に追加

Depending on the time taken for the execution of the test data 14 and the size of the processing target data 17, the predicted time for the job processing is obtained. - 特許庁

記録装置の仕様・特性等に応じて異なるテストパターンレイアウトでテストパターン記録を実行する際のデータ作成に要する時間と労力を大幅に低減させる。例文帳に追加

To remarkably decrease time and labor required for forming data when test pattern recordings are performed by different test pattern layouts in accordance with specifications/characteristics and so on of a recording apparatus. - 特許庁

本発明は、半導体装置のバーンインテスト時にバーンインテストが適切な条件で実施されたか否かを判断することができる印加ストレス電圧の最大値を測定する装置を提供する。例文帳に追加

To provide a system for measuring maximum value of applied stress voltage which can determine whether burn-in test of a semiconductor device has been performed under proper conditions or not during the burn-in testing. - 特許庁

サイズやコストを増大させることなく、テスト容易なシステムインパッケージを実現するとともに、そのシステムインパッケージをテストボードとして活用する。例文帳に追加

To realize a system-in package which facilitates a test without increasing a size and costs and to use the system-in package as a test board. - 特許庁

少ないピン数で、Ｄ／Ａ変換器及び大容量メモリを有しない小型集積回路上に実装されたＡ／Ｄ変換器のテストが可能なテスト回路及び方法を提供する。例文帳に追加

To provide a test circuit and method in which an A/D converter mounted on a small-sized integrated circuit, which has neither a D/A converter nor a bulk memory, can be tested with small numbers of pins. - 特許庁

最大構成のテストベンチ管理の一元化と、検証用プログラムに最適化されたテストベンチ構築による検証時間の効率化と、を実現する点にある。例文帳に追加

To integrate the management of a test bench of the largest arrangement and to increase the efficiency of verification time based on the construction of the test bench optimized for a verification program. - 特許庁

バウンダリスキャンテスト回路とノイズ監視用回路とを効率的に配置することで、回路規模の増大とコストアップを抑えつつ、バウンダリスキャンテストとノイズ監視を行うことが可能な半導体集積回路を実現する。例文帳に追加

To carry out a boundary scanning test and noise monitoring while restraining increase of a circuit scale and cost increase, by arranging a boundary scanning test circuit and a noise monitoring circuit efficiently. - 特許庁

新たなハードウェアの追加によりＩＣテスト装置の大型化させることなく、低コストで、高速な複数ＤＵＴのフェイルサーチを実行出来るＩＣテストシステムを提供する。例文帳に追加

To provide an IC test system that can execute a low-cost and quick fail search of a plurality of DUTs without enlarging an IC tester owing to new hardware addition. - 特許庁

更にプリンタをテストしたい場合は、 (言語ベースのプリンタのための)もっと大きなプログラムを送信するか、 引数を変えて lptest(1) を実行します。例文帳に追加

To further test the printer, try downloading larger programs (for language-based printers) or running lptest(1) with different arguments.  - FreeBSD

バーンインテスト中の各大電力回路を適度に冷却できる、制御された、応答性の良好な冷却空気流制御を実現する。例文帳に追加

To realize a cooling air flow control with satisfactory responsiveness controlled so as to be capable of suitably cooling each high power circuit during a burn-in test. - 特許庁

そのため、実測のテスト結果の合格／不合格と遅延時間の大小が上記に従う故障候補は、真の故障である可能性が高い。例文帳に追加

Thus, it is highly possible that the fault candidate in which acceptance/rejection of the test result of the actual measurement and magnitude of the delay time follow the above is the true fault. - 特許庁

大チップの上に小チップを実装してなるマルチチップモジュールにおいて、より小規模な回路で、チップ間接続テストを可能とする。例文帳に追加

To enable a connection test between chips with a smaller scale circuit in a multi-chip module formed by mounting small chips on a large chip. - 特許庁

回路規模を増大させることなく、高速テストを実施することが可能な半導体集積回路を提供する。例文帳に追加

To provide a semiconductor integrated circuit, enabling a high-speed test without increasing a circuit scale. - 特許庁

信号線の数を増大せずにテストレートの高速化を図るＩＣ試験装置を実現することを目的にする。例文帳に追加

To realize an IC test device capable of attaining a high testing rate without any increase in the number of signal conductors. - 特許庁

比較的低コストで、実装面積を増大させることなく、テスト時間を短縮できるデバイス用電源装置を提供することにある。例文帳に追加

To provide a power supply apparatus for device which can shorten a test time without increasing a mounting area at relatively low costs. - 特許庁

少ない付加回路でメモリセル部のテスト時間を大幅に短縮することができる半導体集積回路装置を実現する。例文帳に追加

To provide a semiconductor integrated circuit device which can markedly shorten time for testing a memory cell part with a small number of additional circuits. - 特許庁