「順番回路」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

複数の走査線４０と複数のデータ線５０と複数の画素を有する液晶装置１００の少なくとも走査線４０を駆動する表示ドライバであって、複数の走査駆動セル４２０と、複数の走査順番レジスタ４６０と、複数の一致検出回路４１０とを含む。例文帳に追加

The display driver for driving at least scanning lines 40 of a liquid crystal device 100 having a plurality of scanning lines 40, a plurality of data lines 50, and a plurality of pixels includes a plurality of scanning driving cells 420, a plurality of scanning order registers 460, and a plurality of coincidence detection circuits 410. - 特許庁

アナログ遅延回路２５２は、スイッチ５１〜５６を順番に導通させてそれぞれの時点での入力信号の電圧を各コンデンサ８１〜８６に保持するとともに、この保持電圧を更新する前にスイッチ６１〜６６を導通させて取り出すことにより、入力信号の出力タイミングを遅延させる。例文帳に追加

The circuit 252 allows switches 51-56 to conduct in this order to retain the voltage of the input signal at every time point in each of capacitors 81-86, and allows switches 61-66 to conduct before renewing the voltage to take the voltage out, thereby delaying the output timing of the input signal. - 特許庁

また、マスク素子回路部13が、互いに異なる順番の組合せ(xi,mk),(xi,xk),(mi,mk)を論理演算する構成により、マスクされる前の入力データa1〜anを露呈してしまうことがなく、マスクされる前の入力a1〜anと相関の無い内部信号で動作し、中間情報の漏洩を阻止する。例文帳に追加

Furthermore, a mask element circuit 13 logically operates mutually different order combinations (xi, mk), (xi, xk) and (mi, mk), so that non-masked input data a1-an are not exposed, the mask logic circuit is operated by an internal signal having no correlation with the non-masked inputs a1-an, and the leakage of intermediate information is prevented. - 特許庁

ＣＰＵが介在することなく複数種類のアナログ信号を所望の順番でＡＤ変換し、所定時間内で複数種類のアナログ信号をＡＤ変換する場合に最も効率的な結果が得られるよう用途に応じた設定を可能とするＡＤ変換回路を提供することを目的とする。例文帳に追加

To provide an AD conversion circuit that can AD-convert a plurality of types of analog signals in a desired order without CPU intervention and be configured for the purpose of providing the most efficient result in AD-converting a plurality of types of analog signals within a predetermined time. - 特許庁

前記タイミング生成回路は、前記複数のビット線における各ビット線信号が変化するタイミングの中から予め定められた順番のタイミングを選択するタイミング選択回路を有し、選択されたタイミングに基づいて、前記複数のセンスアンプを活性化する活性化タイミングを生成する。例文帳に追加

The timing generation circuit includes a timing selection circuit for selecting a timing with a predetermined sequence from among timings in which each of bit line signals in the plurality of bit lines changes, and generates an activation timing for activating the plurality of sense amplifiers based on the selected timing. - 特許庁

さらに、当該ＲＡＩＤドライブの内部に転送制御回路１３４を備え、前記転送制御回路１３４によって、外部との転送を行うデータの先頭アドレスと転送サイズとに基づいて、転送セクターの順番を決めるために転送セクターをグループに分け、前記複数の記憶媒体の各々を動作させる動作させないを制御する。例文帳に追加

Furthermore, a transfer control circuit 134 is installed inside the RAID drive, and configured to divide transfer sectors into groups for determining the order of the transfer sectors on the basis of the leading address and transfer sizes of data to be transferred with the outside, and to control whether or not to operate each of a plurality of storage media. - 特許庁

データ線駆動回路１４０は、走査線１１２が選択される期間にデータ線１１４を８本毎にまとめたブロックを、所定の順番で選択するＸシフトレジスタ１４２と、信号線１５２に供給されたアナログ信号Ａnの電圧を８ビットのデータビットに変換するＡ／Ｄ変換回路１４４とを含む。例文帳に追加

A data line-driving circuit 140 includes: an X shift register 142 which selects, in prescribed order, blocks in which data lines 114 are collected for every eight lines, in the period of time in which scanning lines 112 are selected; and A/D conversion circuits 144 which convert the voltages of analog signals An supplied to a signal line 152 to 8-bit data bits. - 特許庁

システム制御回路3には、選択されたデータＢ１を再生後、外部入力されたデータＣ１を記録する際に、記録直前に再生されたデータＢ１の情報を一旦記憶する補助メモリ32と、メモリ30内のデータ配列を替え、該記録されたデータＣ１の再生順番を補助メモリ32が記憶したデータＢ１の次に移動させるメモリ配列置換回路31とが接続されている。例文帳に追加

An auxiliary memory 32 for temporarily storing data B1 that are reproduced immediately before recording when externally inputted recording data C1 after reproducing the selected data B1 and a memory arrangement substitution circuit 31 for changing data arrangement in the memory 30 and moving the reproduction order of recorded data C1 next to the data B1 being stored by the auxiliary memory 32 are connected to the system control circuit 3. - 特許庁

一定周期でアンテナ１１から１４を順番に切り換えて受信強度の大きいアンテナを調べる回路１７、１８、１９と、その結果に基づいてアンテナを選択する回路２０、１５とを分けることにより、テレビチューナ１６に入力される電波は、受信強度を調べた後の電波なので、アンテナ切り換えのためのノイズが入ることがなく、ノイズを大幅に低減することができる。例文帳に追加

No noise enters in the case of switching the antennas and the noise is drastically reduced since radio waves to be inputted in a television tuner 16 are the ones after checking receiving intensity by separating circuits 17, 18, 19 to check the antenna with high receiving intensity by switching from an antenna 11 to an antenna 14 with a fixed period in order from circuits 20, 15 to select the antenna based on a check result. - 特許庁

本発明の駆動回路は、複数の階調データを表示メモリ回路（１３）からデータバス（２１，２２）を介して順番に読み出し、複数の前記読み出された階調データを表示画素データとして一括して出力するロジック部（８）と、前記ロジック部（８）からの前記表示画素データに基づいて生成されたアナログ諧調信号で表示装置を駆動する駆動部（９）とを具備している。例文帳に追加

The driving circuit includes a logic section (8) which reads a plurality of gradation data out of a display memory circuit (13) in order through data buses (21, 22) and outputs the plurality of read gradation data together as display pixel data and a driving section (9) which drives the display device with an analog gradation signal generated based upon the display pixel data from the logic section (8). - 特許庁

階調数分の階調電圧を生成する直列抵抗からなる階調電圧発生回路８を有する半導体装置において、階調電圧発生回路の低階調側半分の出力配線間に高階調側半分の出力配線がそれぞれ電圧が増加する順番で交互に配置されている。例文帳に追加

In the semiconductor device with a gradation voltage generation circuit 8 consisting of series resisters for forming gradation voltages for the number of gradations, the output wiring for a high gradation side half are alternately arranged between the output wiring for a low gradation side half of the gradation voltage generation circuit in ascending order of each voltage. - 特許庁

RSA タイプの非対称暗号化アルゴリズムのために連続した候補数の素数性を判定することにより少なくとも１つの素数を電子回路により生成する方法は、候補数毎に、少なくとも一組の連続した素数に対して素であるか否かを判定するステップ(43)を備えており、判定する順番を、少なくとも一の素数生成で変更する。例文帳に追加

A method for generating, by an electronic circuit, at least one prime number by testing the primality of successive candidate numbers for asymmetric encrypted algorithm of RSA type includes a step (43) of testing, for each candidate number, primality with respect to prime numbers of at least one set of consecutive prime numbers, wherein the order of application of the tests is modified at least from one prime number generation to another. - 特許庁

型３９にセットした表皮材４６を真空引回路５１で真空吸着することにより表皮材４６を型面４５の形状に賦形する車両用の内装部品３２の製造方法であって、型面４５を重要度に応じて複数の部位に分類すると共に、真空吸着を、重要度の高い部位から順番に多段に行わせるようにしている。例文帳に追加

Provided is a method for manufacturing a vehicular interior trim part 32 for forming a skin material 46 into the form of a mold surface 45 by vacuuming a surface skin material 46 being set on a mold 39 through a vacuuming circuit 51, while categorizing the mold surface 45 into plural parts according to their significance, and the vacuum suction is carried out in order from a part with higher significance. - 特許庁

出力パイプラインセレクト部１−１２は、出力要求信号と入力パイプラインセレクト部１−１で決定された入力データが論理演算回路部へ送出した順番を基に１つの出力データを決定し、決定した出力データを出力データセレクト部１−１１から送出させる。例文帳に追加

An output pipeline select part 1-12 determines one piece of output data on the basis of an output request signal and the order in which the input data determined by the input pipeline select part 1-1 are sent out to the logical operation circuit part and the determined output data are sent out of an output data select part 1-11. - 特許庁

走査型プローブ顕微鏡において、複数のプローブ１０４と、プローブと同数の変位検出手段１０７と、変位検出手段１０７によって得られるプローブと同数の変位信号を増幅変調し、スキャナ１０１(b)に順番にフィードバック信号として入力する順次フィードバック回路１０９とを有することを特徴とする。例文帳に追加

The scanning probe microscope comprises the plurality of probes 104, displacement detecting means 107 of the same number as the probes, and a sequential feedback circuit 109 for amplifying and modulating displacement signals of the same number of the probes obtained by the displacement detecting means 107 and sequentially inputting them to a scanner 101(b) as feedback signals. - 特許庁

ＬＥＤ駆動回路１は、ディジットラインＤ０〜Ｄ７を順番に選択すると共に、これら各ディジットラインの選択タイミングにおいて複数の表示素子Ｌ00〜Ｌ77のうち点灯すべき表示素子が接続されたセグメントラインＳ０〜Ｓ７のみを選択することにより各表示素子Ｌijを選択的に点灯させる。例文帳に追加

An LED drive circuit l selects successively the digit lines D0-D7, and selects only the segment lines S0-S7 connected to the display elements to be turned on among plural display elements L00-L77 at the selection timing of those digit lines to turn on selectively respective display elements Lij. - 特許庁

アドレスデータの変更が容易であり、また多くの種類の伝送局に対して対応することが可能で、さらに伝送アドレスの順番に左右されることなく、また伝送アドレス誤りが生じても、その後の動作で受け取り抜け等が発生しないような昇降機制御情報伝送制御回路を提供する。例文帳に追加

To provide a control circuit for transmission of the elevator controlling information easy to change the address data, managing well with many different sorts of transmitting stations, free of being dependent on the order of the transmission addresses, and free of missing of the receipt etc. in the following operation even if an error is generated about the transmission address. - 特許庁

バーンイン試験時又はストレス試験時には、各ブロックのロウデコーダ部９からロウデコード信号ＲＤ０〜ＲＤ１５が同時に出力されるが、各ワード線駆動タイミング制御信号発生回路１７は前記ロウデコード信号ＲＤ０〜ＲＤ１５を順番に遅延したロウポストデコード信号ＲＰＤ０〜ＲＰＤ１５を発生する。例文帳に追加

At the time of a burn-in test or at the time of a stress test, row decode-signals RD0-RD15 are outputted simultaneously from a row decoder section 9 of each block, each word line drive timing control signal generating circuit 17 generates row post decode-signals RPD0-RPD15 to which the row decode signals RD0-RD15 are delayed in order. - 特許庁

メモリセルアレイ１００のデータをバースト読出しする際、データ出力回路２４０からデータを出力させるための制御信号ＺＲＤＨ０および制御信号ＺＲＤＬ０を、出力されるデータの順番に応じて、異なる伝播時間で伝達する遅延制御部２１０と遅延制御部２２０とを入出力バッファ１５０内に設ける。例文帳に追加

A delay control part 210 and a delay control part 220 which transmit control signals ZRDHO, ZRDLO for making data output from a data output circuit 240 at different time in response to the order of data to be outputted when performing the burst readout of the data of a memory array 100, are provided in an IO buffer 150. - 特許庁

補正回路３１０は、水平走査される順番で入力される画像データＶｉｄで指示される画素の階調と予め定められた第１の基準階調との差を、水平走査される１行分の画素について累算し、当該累算値に応じた値を第１補正値として、遅延させた画像信号を補正して、１行の画素の階調を修正する。例文帳に追加

In a correction circuit 310, difference between the grayscale of the pixel which is indicated by the image data Vid and a predetermined first reference grayscale is accumulated for one row which is horizontally scanned and using a value corresponding to the accumulated value as a first correction value, a delayed image signal is corrected and the grayscale of pixels for one row is corrected. - 特許庁

同一電圧で独立に動作する２つ以上のバッテリ１Ａ，１Ｂ，・・・からなるバッテリ群１を有する携帯端末装置において、各バッテリ１Ａ，１Ｂ，・・・と電源回路との間の接続をバッテリ１Ａ，１Ｂ，・・・ごとに個別に制御するバッテリ制御部２を有し、バッテリ１Ａ，１Ｂ，・・・を１つずつ順番に使用するための制御を行う。例文帳に追加

The portable terminal having a battery group 1 consisting of two or more batteries 1A, 1B,... operating independently on the same voltage comprises a battery control section 2 for controlling connection between each battery 1A, 1B,... and a power supply circuit individually for each battery 1A, 1B,... and performing control for using the batteries 1A, 1B,... sequentially one by one. - 特許庁

試験用バーストアドレス発生回路７が、アドレスバッファ３から供給されたカラムアドレスｙをｙ＋ｍ−１となるまで１ずつインクリメントし、インクリメントによって得られたｙ以上ｙ＋ｍ−１以下の全てのアドレスを、値が小さいものから順番に通常バーストアドレスとして出力する。例文帳に追加

A burst address generating circuit 7 for test increases a column address (y) supplied from an address buffer 3 one by one until being made to y+m-1, all addresses of (y) or more to y+m-1 or less obtained by increment are outputted as a normal burst address in ascending order. - 特許庁

キャッシュメモリ制御回路は、複数のウェイを有するキャッシュメモリ１６の各ウェイをあるいは所定の２以上のウェイを、所定の順番で選択可能な選択部４２と、各ウェイにおけるキャッシュヒットを検出する比較部３３と、キャッシュヒットを検出すると、選択部４２における各ウェイあるいは所定の２以上のウェイの選択を停止させる制御部４１とを有する。例文帳に追加

The cache memory control circuit has a selecting part 42 that can select each way or two prescribed ways or more of a cache memory 16, having a plurality of ways in a prescribed order; a comparison part 33 for detecting a cache hit, each way; a control part 41 for stopping selecting each way or the two prescribed ways or more in the selecting part 42, when a cache hit is detected. - 特許庁

走査線のすべてを強制的に選択すると、順番に選択しないと発見できなかった欠陥の存在が顕在化するほか、シフトレジスタ１４１および出力制御回路１４３を動作させないで済むので、電源電流のうち、リーク電流が占める割合が向上する結果、電源電流としきい値との判断の際の精度が向上する。例文帳に追加

Since forcible selection of all scan lines not only actualizes the existence of defects which cannot be found unless the scan lines are selected in order but also dispenses with operations of the shift register 141 and the output control circuit 143, the proportion of a leak current to a power source current is improved, and as a result, the precision of judgment of the power source current and a threshold is improved. - 特許庁

演出制御基板５１のタイマ割込み処理では、系列毎に設けられた全駆動ＩＣにモード制御信号を出力した後、各系列の駆動回路ＤＧ１〜ＤＧ３に、階調データとこれに同期するシフトクロックとを、別々の信号線を使用して順番に出力することで、全てのランプの点灯状態を指定する。例文帳に追加

In the timer interruption processing of the performance control board 51, by outputting the mode control signals to all drive ICs provided in each system and then sequentially outputting the gradation data and the shift clock synchronized with them to the drive circuits DG1-DG3 of the respective systems using separate signal lines, the lighting states of all lamps are specified. - 特許庁

画面に表示できるように描画処理された画像データから１画素分の画像データを表示の順番にしたがって取り込み、取り込んだ画像データの画面上の表示位置と、前記画面上で指定された位置との距離に応じて前記取り込んだ画像データを変更する回路２４，２５を有する。例文帳に追加

The image processor is provided with circuits 24 and 25 which fetch image data of one picture element quantity from image data which are plotting-processed so that the data may be displayed on a screen in the displaying order and change the fetched image data in accordance with the distances between the displaying positions of the data and a designated position on the screen. - 特許庁

調整データ格納部１０９内の線形補間テーブルを用いて送信回路１０５のゲイン調整の際、バースト状に送信しながらかつその送信中に前記線形補間テーブルの値を順番に参照してゲインを変化させ、スペクトラムアナライザ１１１を用いて送信機の出力電力の変化をまとめて測定する。例文帳に追加

In adjusting gains of a transmission circuit 105 by using the linear interpolation table in an adjustment data storing section 109, the data are transmitted in a burst form and the gains are changed while successively referring to the table during the transmission, and changes in output power of a transmitter are collectively measured by using a spectrum analyzer 111. - 特許庁

ダウンロードしたアプリケーションソフトの容量及び使用頻度をソフトウェア用管理情報登録回路２８に登録しておき、この登録情報に従い、前記記憶手段に記憶した前記アプリケーションソフトの消去順番を決定し、この消去順序に従って前記記憶手段中のアプリケーションソフトを消去する。例文帳に追加

A software management information registration circuit 28 registers a capacity and a frequency of use of the downloaded application software program, a delete sequence of the application software programs stored in a storage means is decided and an application software program in the storage means is deleted according to the delete sequence. - 特許庁

そして、主基板５３は、払出カウントスイッチ６３からの検出信号に基づいて、大入賞口２６、第１種始動口２３、各入賞口１８、２９、３０、及び各下入賞口２４、２５の順番で、この賞球個数の賞球の払い出しを全て終了すると出力回路８３Ｅを介して出力している払出ソレノイド６１の駆動信号を停止する（Ｓ９、Ｓ１０）。例文帳に追加

The main board 53 completes all the dispensing of winning balls of the winning ball number in the order of a special winning hole 26, a type-1 starting hole 23, each winning hole 18, 29, 30, and each lower winning hole 24, 25, and stops the drive signal of the dispensing solenoid 61 outputted through the output circuit 83E. - 特許庁

デジタル情報の再生方法は、装置本体１の外部からハードディスクドライブ２への情報格納が完了すると同時に、再生すべき情報の順番又は種類に基づき、制御回路４がハードディスクドライブ２内の情報をメモリ３内に転送する工程と、メモリ３内から情報を再生する工程とを具えている。例文帳に追加

This method for reproducing digital information comprises a process in which the storage of information from the outside of a device main body 1 to a hard disk drive 2 is completed, and simultaneously a control circuit 4 transfers the information of the hard disk drive 2 to a memory 3 based on the order or kind of information to be reproduced and a process in which the information is reproduced from the memory 3. - 特許庁

走査線駆動回路３５０は、３２０行の走査線を順番に選択するとともに、選択した走査線に対しては選択電圧を印加する一方、選択した走査線以外の走査線のうち、所定のものに対しては、共通電極１１１に低位電圧が印加されたときにハイ・インピーダンス状態とし、共通電極１１１に高位電圧が印加されたときに非選択電圧を印加する。例文帳に追加

A scan line drive circuit 350 sequentially selects 320 lines of scan lines, applies selected voltage to the selected scan lines, turns a predetermined one among scan lines other than the selected scan lines into a high impedance state when low-order voltage is applied to the common electrodes 111 and applies non-selected voltage to the predetermined scan line when the high-order voltage is applied to the common electrodes 111. - 特許庁

半導体試験装置は、複数のチップに対応する回路が形成されたウエハに対して半導体試験を行うものであり、一のウエハに含まれるチップの位置を順番に切り替えながら所定の測定を実施する半導体試験実行部１３１と、半導体試験実行部１３１による測定結果が所定数のチップについて連続してフェイルとなったときに、自己診断を実施する自己診断実行部１３４とを備えている。例文帳に追加

The semiconductor testing device performs a semiconductor test on a wafer where a circuit corresponding to a plurality of chips is formed, and is provided with a semiconductor testing implementation section 131 that performs a predetermined measurement while sequentially changing positions of chips contained in one wafer, and a self-diagnosis implementation section 134 when measurement results obtained by the section 131 on a predetermined number of chips continuously failed to satisfy the provided certain criteria. - 特許庁