「4チャネル」に関連した英語例文の一覧と使い方(10ページ目) - Weblio英語例文検索

水素はシリコン窒化膜６を通過できないので、シリコン窒化膜６を開口し、開口部に埋め込まれた金属プラグ９の界面を伝ってチャネル部４に水素が到達する。例文帳に追加

Hydrogen cannot pass through the silicon nitride film 6, an opening is provided to the silicon nitride film 6, a metal plug 9 is inserted into the opening, and hydrogen reaches the channel 4 traveling along the interface of the metal plug 9 inserted into the opening. - 特許庁

又、ＣＯＮＳからチャネル領域までの間に位置する半導体薄膜４のエッジに沿って、ゲート電極と同一の材料でフローティングの保護部材２Ｆを配している。例文帳に追加

A protective member 2F of floating is arranged of the same material as that of a gate electrode along an edge of the film 4 disposed from the CONS to the channel region. - 特許庁

電気ケーブルＣを把持するクリート２と、Ｃ型チャネルＡに取り付けられる取付具３と、この取付具３とクリート２とを連結する連結具４とを備える。例文帳に追加

This cable support is equipped with a cleat 2 which holds an electric cable C, an attachment tool 3 which is attached to a C-type channel A, and a coupling 4 which couples this attachment tool 3 and the cleat 2. - 特許庁

ＮチャネルＭＯＳトランジスタ４はソースがグラウンド（Ｖ_SS）端子に接続され、ドレインが抵抗６を介して入力ＣＭＯＳインバータ１の出力端子に接続されている。例文帳に追加

A source of the N-channel MOS TR 4 is connected to a ground (VSS) terminal and its drain is connected to the output terminal of the input CMOS inverter 1 via a resistor 6. - 特許庁

そして、ゲート端子Ｖｇの電位を低下させたときに、ｐ^＋拡散領域Ｐ１及びＰ２がチャネル領域４からマイノリティキャリアである正孔を吸収する。例文帳に追加

When the potential of the gate terminal Vg is lowered, the p^+ diffusion regions P1, P2 absorb a minority carrier or a hole from a channel region 4. - 特許庁

サファイア基板１上にアンドープＧａＮ層２、ｎ型ＡｌＧａＮドレイン層３、ｎ型ＧａＮ層４、ｐ型ＧａＮチャネル層５、ｎ型ＧａＮソース層６が形成されている。例文帳に追加

An undoped GaN layer 2, an n-type AlGaN drain layer 3, an n-type GaN layer 4, a p-type GaN channel layer 5, and an n-type GaN source layer 6 are formed on a sapphire substrate 1. - 特許庁

窒化物半導体積層構造部２は、ｎ^+型ＧａＮドレイン層６と、ｎ^-型ＧａＮドリフト層７と、ｐ型ＧａＮチャネル層４と、ｎ^+型ＧａＮソース層５とを積層して形成されている。例文帳に追加

The nitride semiconductor laminated structure 2 is formed of a lamination consisting of an n^+-type GaN drain layer 6, an n^--type GaN drift layer 7, a p-type GaN channel layer 4 and an n^+-type GaN source layer 5. - 特許庁

半絶縁性ＧａＡｓ基板１上にＧａＡｓバッファー層２を介してアンドープＧａＡｓ層３、ｎ^+ 型ＧａＡｓ層４およびｎ型ＧａＡｓ層５を順次エピタキシャル成長させてチャネル層を形成する。例文帳に追加

An andoped GaAs layer 3, an n+-type GaAs layer 4, and an n-type GaAs layer 5 undergo epitaxial growth in this order via a GaAs buffer layer 2 on a semi-insulating GaAs substrate 1 to form a channel layer. - 特許庁

ソース領域（８）とドレイン領域（７）の間のチャネル領域（９）上に、シリコン酸化膜（２）、ポリシリコン膜（３）、シリコン窒化膜（４）、シリコン酸化膜（５）、ゲート電極（６）を形成する。例文帳に追加

The nonvolatile storage cell comprises a silicon oxide film (2), a polysilicon film (3), a silicon nitride film (4), a silicon oxide film (5) and a gate electrode (6) formed on a channel region (9) between a source region (8) and a drain region (7). - 特許庁

音声データ多重部４は、有音であるチャネルから入力するサブパケットを多重化し、共通ヘッダを付加したＩＰパケットを出力する。例文帳に追加

A voice data multiplexer section 4 multiplexes the sub packet received from a channel discriminated to have a voiced sound and outputs an IP packet with the common header attached thereto. - 特許庁

チャネル幅方向Ｄにおいて、ゲート溝４と素子分離領域３との間に、一対の拡散領域５を繋ぐ半導体領域（シリコン領域２０）を有している。例文帳に追加

In the channel width direction D, the semiconductor device has a semiconductor region (silicon region 20) connecting the pair of diffusion regions 5 between the gate groove 4 and element isolation region 3. - 特許庁

ｎ^+不純物領域４５に接続された金属電極１４は、ｐ^+不純物領域６及びｐ^+不純物領域４の上方を通ってｐチャネルＭＯＳＦＥＴ１３０に接続される。例文帳に追加

A metal electrode 14 connected to the n^+ impurity region 45 passes over the p^+ impurity region 6 and a p^+ impurity region 4 and is connected to the p-channel MOSFET 130. - 特許庁

Ｑチャネル側のＡＤＣ４には、信号Ｉ及び信号Ｉｂから抽出された直流成分が信号Ｑ及び信号Ｑｂにフィードフォワードされた信号が入力される。例文帳に追加

The ADC 4 on the Q-channel side receives signals obtained by feed-forwarding the direct-current components extracted from the signal I and the signal Ib to the signal Q and the signal Qb. - 特許庁

Ｉチャネル側のＡＤＣ４には、信号Ｑ及び信号Ｑｂから抽出された直流成分が、信号Ｉ及び信号Ｉｂにフィードフォワードされた信号が入力される。例文帳に追加

The ADC 4 on the I-channel side receives signals obtained by feed-forwarding the direct-current components extracted from the signal Q and the signal Qb to the signal I and the signal Ib. - 特許庁

また、妨害信号が検出された場合であっても、チューナ回路４にて選局しているチャネルの周波数が所定範囲内にないときにはフィルタ回路３の動作を無効化する。例文帳に追加

In addition, even when the interference signal is detected, the operation of the filter circuit 3 is disabled if a frequency of a channel selected by a tuner circuit 4 is not within a predetermined range. - 特許庁

更に、ゲート電極４を基準としてチャネル長方向Ｄに相互に離間するように素子形成領域１に形成された一対の拡散領域（例えば、Ｎ型拡散領域５）を有する。例文帳に追加

Furthermore, the semiconductor device has a pair of diffusion regions (for example, N-type diffusion regions 5) which are formed in the element formation region 1 so as to be apart from each other in a channel-length direction D on the basis of the gate electrode 4. - 特許庁

各ゲート１のほぼ周り全体がチャネルのオン・オフに寄与できる様な一様さと密度で、複数のゲート１が活性層４の中に分布している。例文帳に追加

The gates 1 are distributed in the active layer 4, in such a uniform state and density that almost the entire surrounding area of each gate 1 can contribute to the on/off of the channel. - 特許庁

基地局２２から移動局２１への下りフレームおよび移動局２１から基地局２２への上りフレームが、時分割された４つのスロット１〜４から構成され、２つの連続するスロット１、２を通信チャネルとする。例文帳に追加

A downstream frame from a base station 22 to a mobile station 21 and an upstream frame from the mobile station 21 to the base station 22 are composed of four time-divided slots 1 to 4, wherein two consecutive slots 1, 2 are set as communication channels. - 特許庁

特にセクタ数が４以上になった場合に、周波数選択性フェージングの影響を低減し、パイロットチャネルのセクタ間干渉を低減することを目的とする。例文帳に追加

To reduce inter-sector interference of a pilot channel by reducing the influence of frequency selective phasing, especially when the number of sectors becomes 4 or larger. - 特許庁

ｐ型ベース層４内には、溝５の側面に接してｎ型ターンオフ用チャネル層８が形成され、その表面にｐ型ドレイン層９が形成される。例文帳に追加

An n-type turn-off channel layer 8 is formed inside the p-type base layer 4 in such a manner that it contacts the side surface of the groove 5, and a p-type drain layer 9 is formed on its surface. - 特許庁

ｐ型ウエル層２と、ｐ型チャネルドープ層４と、ソース領域およびドレイン領域となるｎ型拡散層５とを有する基板に溝埋め込み型のゲート電極３が設けられている。例文帳に追加

The groove-embedded gate electrode 3 is provided to a substrate equipped with a p-type well layer 2, a p-type channel doped layer 4, and n-type diffusion layers 5 serving as a source region and a drain region. - 特許庁

カレントミラー回路１と、フィードバック回路５と、抵抗１１と、ＰチャネルＭＯＳ電界効果型トランジスタ９と、サンプリング制御回路１０と、制御端子４と、負荷端子８と、検出端子１２とを備えている。例文帳に追加

A current mirror circuit 1, a feedback circuit 5, a resistor 11, a P-channel MOS field-effect transistor 9, a sampling control circuit 10, a control terminal 4, a load terminal 8 and a sensing terminal 12 are provided. - 特許庁

ユニポーラトランジスタのゲート電極領域の少なくともゲート絶縁膜２側の領域を、チャネル幅方向に沿った上下左右が閉鎖された空洞領域４とする。例文帳に追加

At least an area on the side of a gate insulating film 2 in a gate electrode area of a unipolar transistor is formed as a void region 4 that is closed in four directions along the channel width direction. - 特許庁

スリーブ１の第２の端部４は開放されていて、胴部２を備えており、胴部２には、窪みと、外部環境とを接続する複数のチャネル１２が形成される。例文帳に追加

The second end 4 of the sleeve 1 is also open and includes a body 2, the body 2 being provided with a plurality of channels 12 connecting the recess to the external environment. - 特許庁

各扉制御部は、ＣＰＵ２、チャネル設定回路３、上位通信ドライバ回路４、及び一対の電気錠駆動回路５，６によって構成されている。例文帳に追加

Each of the door control parts is composed of a CPU 2, a channel setting circuit 3, a host communication driver circuit 4 and a pair of electric lock driving circuits 5 and 6. - 特許庁

ｐ形ウェル領域４内においてチャネルが形成される領域の直下の領域からｐ^^^+形ベースコンタクト領域９に亙って高不純物濃度のｐ^+形領域１４を設けてある。例文帳に追加

A p+ type region 14 of high- impurity concentration is provided from a region just under a region of p-type well region 4 where a channel is formed to the p+ type base contact region 9. - 特許庁

バックゲート領域となるｐ型半導体基板表面にソース領域５、ドレイン領域６を設け、これらの間のｐ型半導体基板表面にチャネル領域４を設ける。例文帳に追加

A source region 5 and a drain region 6 are formed on a p-type semiconductor substrate surface becoming a back gate region, and a channel region 4 is formed on the p-type semiconductor substrate surface between them. - 特許庁

ゲート電極９は、ｎ型炭化珪素ソース層５表面から、ｐ型炭化珪素チャネル層４を貫通して、ｎ型炭化珪素ドリフト層２に達するトレンチ１２内壁にゲート絶縁膜８を介して形成される。例文帳に追加

A gate electrode 9 is formed on the inner wall of a trench 12, that penetrates the p-type silicon carbide channel layer 4 to the n-type silicon carbide drift layer 2 from the surface of the n-type silicon carbide source layer 5 via the gate insulation film 8. - 特許庁

一連のｍビット・データ・ワードを符号化して、磁気記録チャネルへ供給するための一連のｎビット・コード・ワード（ｎ＞ｍ）を生成する。例文帳に追加

A 16-bit data word is supplied to an MTR encoder 4 and input words are respectively divided into three blocks, that is, six-bit, six-bit and four-bit concerning encoder inputs 5a-7a. - 特許庁

半導体基板１内に形成されたチャネル形成不純物領域４上に絶縁膜５を成膜し、そのゲート形成箇所に対し膜厚途中まで第１のゲートエッチングを行う（残膜厚：ｄ１）。例文帳に追加

An insulating film 5 is formed on a channel formation impurity region 4 formed inside a semiconductor substrate 1, and the insulating film 5 in a gate forming region is subjected to first gate etching up to a halfway point in the insulating film 5 in a thickness direction (thickness of the residual part of the film 5:d1). - 特許庁

移動局１と基地局２Ｂとの通信のリンクが確立したとき、基地局２Ｂは、有線回線ネットワーク３を介して、管理サーバ４に自局の空きチャネルの情報の更新を要求する。例文帳に追加

When a communication link between a mobile station 1 and a base station 2B is set up, the base station 2B requests updating information of an idle channel of its own station to a management server 4 via a wired line network 3. - 特許庁

停波要求部１６が、このチャネルに基づく周波数帯域の停波を、セルグループに含まれるセル３００の基地局４にそれぞれ要求する。例文帳に追加

A stopping wave request part 16 requests stopping wave of frequency band based on this channel to base stations 4 of the cells 300 included in the cell group, respectively. - 特許庁

また、膜厚測定装置は、光源（１）、照光用光ファイバー（２）、受光用光ファイバー（３）、分光器（４）、マルチチャネルディテクタ（５）、および、上記の処理を行う演算処理手段（６）から成る。例文帳に追加

In addition, the apparatus for measuring the thicknesses of the multilayer thin film includes a light source (1), an irradiating optical fiber (2), a light-receiving optical fiber (3), a spectroscope (4), a multi-channel detector (5), and an arithmetic processing means (6) for performing the processing. - 特許庁

極薄のSOI構造６を有するFDSOI型トランジスタで、極薄のBOX層４の裏側５に応力発生領域を設けてチャネル形成部分に歪を印加する。例文帳に追加

In the FDSOI transistor having an extremely thin SOI structure 6, a stress generating region is provided on the rear side 5 of the extremely thin BOX layer 4 to impress strain on a channel forming part. - 特許庁

一方、上位装置からのデータは、ＣＰＵ５４の制御により一次群制御部５２が一次群速度インタフェース４の所定のＢチャネルに収容し、一次群トランシーバ５１から一次群トランシーバ３４に送信される。例文帳に追加

On the other hand, the primary group control section 52 contains the data from the host device in a prescribed B channel of the primary rate interface 4 under the control of a CPU 54 and the primary group transceiver 51 transmits the data to the primary group transceiver 34. - 特許庁

また、距離ｗを４μｍ以上とすることにより、チャネルｐウェル６及びｐフロートボディ９間に作用するＪＦＥＴ効果を弱くすることができるためオン電圧を低くすることができる。例文帳に追加

Further, JFET effect, acting between the channel p well 6 and the p float body 9, can be made weak by making the distance w≥4 μm to lower the on voltage. - 特許庁

子機では、上記とは逆に、４チャネルに分割された４ビットづつの符号データを１４ビットまたは１６ビットに統合したうえでリニアコーデックによるデータ復号処理によりアナログモデム信号に変換する。例文帳に追加

The slave mobile station integrates the coded data, which are divided into the four channel data that are 4 bit each, into the coded data of 14 or 16 bit, and then converts them into analog modem signals through a data decoding process by a 14 or 16-bit linear CODEC. - 特許庁

また、ゲート絶縁膜１０は、ゲート幅方向端部におけるボディ層４の境界面と接する少なくとも一部に、ゲート長方向のチャネル領域上部よりも膜厚が厚い厚膜部２４を有する。例文帳に追加

The gate insulator 10 has a thick film portion 24 thicker than a part above the channel region in the gate-length direction at least in part where the gate insulator is in contact with the boundary surface of the body layer 4 at the end in the gate-width direction. - 特許庁

また、第２のチャネル選択フィルタ８が、第１のミキサ部４の後段にある第２のミキサ部６で直交変調して得られる第１の中間周波数よりも高い周波数である第２の中間周波数を帯域制限する。例文帳に追加

Also, a second channel selection filter 8 applies band limitation to a second intermediate frequency higher than the first intermediate frequency obtained by performing quadrature modulation in a second mixer 6 in the poststage of the first mixer section 4. - 特許庁

また、ｐ^-型拡散層６のうちソース領域４又はドレイン領域５の端部に位置する部位の内側（チャネル側）に、ｐ^-型拡散層６の端部に接するようにｎ^-型不純物領域７を形成する。例文帳に追加

An n^- type impurity region 7 is formed at the inner side (channel side) of a part situated, at the end part of the source region 4 or the drain region 5 from among the layer 6, so as to come into contact with the end part of the layer 6. - 特許庁

本発明の各メモリセルは、ｐ型シリコン基板１表面に形成されたソース／ドレイン領域となる拡散層２，３と、これら拡散層２，３の間に形成されたチャネル領域４とを有する。例文帳に追加

Each memory cell comprises diffused layers 2 and 3, which is formed on the surface of a p-type silicon substrate 1, to be a source/drain region, and a channel region 4 formed between the diffused layers 2 and 3. - 特許庁

ゲート電極４上部に形成されたシリサイド層４ｂは、チャネル長方向の断面において上部の幅が底部の幅よりも広い形状を有している。例文帳に追加

A silicide layer 4b formed on the upper part of the gate electrode 4 includes the width of an upper part thereof wider than that of a bottom part thereof in the cross section in a channel direction. - 特許庁

温度センサ１１と、図示しない他のセンサ手段は、入口漏斗８と入口チャネル７を通って中心キャビティ４に流入する洗浄液がこれらのセンサ手段に接触するように、センサ・カートリッジ１２内に配置される。例文帳に追加

A temperature sensor 11 and the other sensor means not illustrated are positioned in a sensor cartridge 12 so that washing liquor enters the central cavity 4 through the entry funnel 8 and the entry channel 7 contacts these sensor means. - 特許庁

あるいは、ＱＰＳＫ拡散変調の場合には、第ｉチャネルの移相量θを（π／２）・mod（ｉ，４）とし、該移相量θ分だけ信号点位置ベクトルを移相する。例文帳に追加

Alternatively, in the case of QPSK spread modulation, the signal point position vector is shifted by a phase shift quantity θ of the (i)-th channel of (π/2).mod (i, 4). - 特許庁

ベース層４の素子分離領域２に近い方の周縁表面をチャネル領域７として、ここにゲート絶縁膜８を介してゲート電極９が形成される。例文帳に追加

A peripheral surface near the element separation area 2 of the base layer 4 is set to be a channel area 7 and a gate electrode 9 is formed in the area through a gate insulating film 8. - 特許庁