「CELL-LINES」に関連した英語例文の一覧と使い方(7ページ目) - Weblio英語例文検索

To provide a double-tabbed cell that enables concentration, on one side, of detecting lines for detecting the voltage of the cell with oppositely extending positive and negative tabs.例文帳に追加

正負極タブが互いに逆方向に延在するセルの電圧を検出する検出線を一方側に集中できるようにした両タブ型セルを提供する。 - 特許庁

The sense amplifiers 2a, 2b... are shared by blocked two cell arrays 1a, 1b... to make the connection and disconnection for both of the cell arrays 1a, 1b... and one side of bit lines.例文帳に追加

センスアンプ２ａ，２ｂ，…は、ブロック化された２つのセルアレイ１ａ，１ｂ，…で共有され、セルアレイ１ａ，１ｂ，…の両方及び一方のビット線と接続及び切離しを行う。 - 特許庁

To maintain the positional relationship between character strings of each cell that are aligned horizontally within a line, for the character strings within each cell that are fed to the next page after separation when lines are separated.例文帳に追加

行の分断を行う際に、分断後に次ページに送られる各セル内の文字列について、行内で横に並ぶ各セルの文字列の位置関係が崩れないようにする。 - 特許庁

To dissolve increase in parasitic capacitance load of word lines or reduction in yield due to wiring particles in a 6-transistor SRAM (static random access memory) memory cell having a horizontal memory cell layout.例文帳に追加

横型メモリセルレイアウトの６トランジスタ型ＳＲＡＭメモリセルにおいて、ワード線の寄生容量負荷の増大や、配線パーティクルによる歩留低下を解消する。 - 特許庁

Word line drive circuits (2R, 2L) are arranged face to face on both sides of a memory cell array (1) and word line drivers are alternately arranged to memory cell lines in each word line drive circuit.例文帳に追加

メモリセルアレイ（１）の両側にワード線ドライブ回路（２Ｒ，２Ｌ）を対向して配置し、各ワード線ドライブ回路には、ワード線ドライバをメモリセル行に対して交互に配置する。 - 特許庁

That is, the reformer 5 is arranged in the upper part of the fuel cell units 4 in 16 lines while being located centrally in the column direction so as to cover these fuel cell units 4.例文帳に追加

すなわち、改質器５は、列方向での中央に位置する１６列の燃料電池セル４の上部に、これらの燃料電池セル４を覆うように、配置されている。 - 特許庁

A plurality of word lines connected to the cell transistor in the memory cell block are selected sequentially by a word line selecting circuit 15 based on an address signal during an active cycle period.例文帳に追加

アクティブサイクル期間中にアドレス信号に基づいて、ワード線選択回路１５によりメモリセルブロック内のセルトランジスタに接続された複数のワード線が順次選択される。 - 特許庁

To provide a laser processing apparatus and a laser processing system to minimize the spacing of lines processed by laser on a thin film of a solar cell or the like, and to provide a solar cell.例文帳に追加

太陽電池等の各薄膜上にレーザ加工される加工ラインの間隔を最小化するレーザ加工装置、レーザ加工システム及び太陽電池を提供すること。 - 特許庁

By a bit line switch, a plurality of bit lines connected to memory cells of each memory cell array area are connected to a shared bit line formed in the memory cell array area.例文帳に追加

ビット線スイッチは、各メモリセルアレイ領域のメモリセルにそれぞれ接続される複数のビット線を、メモリセルアレイ領域に形成された共有ビット線にそれぞれ接続する。 - 特許庁

For example, potentials of plate lines PL0, DPL are made VAA, data of an unit cell UC is read out to a bit line BL0 and data of a reference cell RC is read out to a bit line /BL0.例文帳に追加

たとえば、プレート線ＰＬ０，ＤＰＬの電位をＶＡＡにし、ビット線ＢＬ０にユニットセルＵＣのデータを、ビット線／ＢＬ０にリファレンスセルＲＣのデータを、それぞれ読み出す。 - 特許庁

Even if the gate TRs of a memory cell are kept turned off by applying an L to word lines 106, 107, etc., the L can be written as the data to the memory cell.例文帳に追加

このときに、ワード線１０６，１０７等にＬを与えてメモリセルのゲートトランジスタをオフ状態にしておいても、メモリセルにデータとしてＬを書き込むことができる。 - 特許庁

The semiconductor memory includes a plurality of partial areas including one first memory cell and at least one second memory cell among memory cells connected to bit lines.例文帳に追加

半導体メモリは、ビット線に接続されているメモリセルのうち、１つの第１メモリセルと少なくとも１つの第２メモリセルを含む複数のパーシャル領域を有している。 - 特許庁

A plurality of memory cells are provided in the memory cell region and they are connected by shared word lines and further, coupled to a first level shifter.例文帳に追加

メモリセル領域には複数のメモリセルを設けて共同ワードラインで接続し、さらには第１レベルシフターにカップリングする。 - 特許庁

When the signal transition periods of adjacent lines overlap, the improving cell is inserted into a line having a longer transition period.例文帳に追加

隣接する配線の信号遷移期間が重なる場合、改善用セルを遷移期間の長い方の配線に挿入する。 - 特許庁

The semiconductor memory includes word lines WLA, WLB, SRAM cells MC1, MC2, and a mediation cell DC.例文帳に追加

半導体記憶装置は、ワード線ＷＬＡ、ＷＬＢと、ＳＲＡＭセルＭＣ１、ＭＣ２と、仲介セルＤＣとを備える。 - 特許庁

By this, the semiconductor cell structure can have the unit cells which do not project from each other along columns and lines.例文帳に追加

これにより、半導体セル構造物は、行及び列に沿って互い突出しない単位セルを有することができる。 - 特許庁

The memory cell array is divided into a plurality of segments SG, and four main data lines MDL are extended from respective segments SG.例文帳に追加

メモリセルアレイは複数のセグメントＳＧに分割され、各セグメントＳＧからは４本のメインデータ線ＭＤＬが延びている。 - 特許庁

To enable individual evaluation tests for a memory cell connected to other adjacent word lines and a short-circuited word line.例文帳に追加

隣接する他のワード線と短絡したワード線に接続されているメモリセルについて個々の評価試験を可能にする。 - 特許庁

More specifically, the cell lines are useful for the production of influenza viruses in general and ca/ts influenza viruses in particular.例文帳に追加

より具体的に言えば、本発明の細胞株は一般にインフルエンザウイルス、特にca/tsインフルエンザウイルスの生産に有用である。 - 特許庁

Furthermore, the present invention provides for the characterization of the cell lines through the analysis of specific chromosomal deletions.例文帳に追加

さらにまた、本発明は特異的染色体欠失の分析によるこれらの細胞株の特性決定を提供する。 - 特許庁

To provide a CLL line, a CLL-AAT line, and a method for preparing an antibody by using these cell lines and to characterize them.例文帳に追加

ＣＬＬ株、ＣＬＬ−ＡＡＴならびにこれらの細胞を使用する抗体の調製および特徴づけること。 - 特許庁

Furthermore, the DNA modifying agent and non-DNA modifying agent can be screened or determined by using these cell lines.例文帳に追加

さらに、これらの細胞株の使用によって、DNA修飾剤と非DNA修飾剤をスクリーニング又は判別することができる。 - 特許庁

Additionally, the present invention provides methods for the production of vaccine material (e.g., influenza virus) in the novel cell lines.例文帳に追加

さらに、本発明は、本発明の新規細胞株でのワクチン物質（例えば、インフルエンザウイルス）の生産方法を提供する。 - 特許庁

Thus, the plate line of the selected memory cell section 111 only becomes to high level, and all of the other plate lines become to low level.例文帳に追加

これにより、選択されたメモリセル部１１１のプレート線のみがハイレベルになり、他のプレート線はすべてローレベルになる。 - 特許庁

In a memory cell array 1, a pair of bit lines BLbBL is pre- charged to an internal power source VBLH.例文帳に追加

メモリセルアレイ１は、容量結合型のダミーセルを用い、ビット線対ＢＬ，ｂＢＬは内部電源ＶＢＬＨにプリチャージされる。 - 特許庁

It is wired to a periphery of a cell via word lines 56, 57 and a bit line 55, or can be wired thereto.例文帳に追加

それは、語線５６,５７およびビット線５５を介してセル周辺に結線され、あるいは結線することができる。 - 特許庁

This nonvolatile memory includes a nonvolatile memory cell 11 for storing the data and a read circuit connected to the memory cell 11 via first and second bit lines GBLX, GBLZ for reading the data stored in the memory cell 11.例文帳に追加

データを記憶可能な不揮発性のメモリセル１１及びメモリセル１１に第１、第２ビット線GBLX、GBLZを介して接続されて、メモリセル１１に記憶されたデータを読み出すための読出回路を備える不揮発性記憶装置である。 - 特許庁

A plurality of word lines WL provided on the source line SL and a plurality of bit lines BL provided to a memory cell upper part are provided in parallel each perpendicular to the source line SL.例文帳に追加

ソース線ＳＬ上に設けられるワード線ＷＬとメモリセル上部に設けられるビット線ＢＬは、それぞれソース線ＳＬとは直行して、並列に複数本設けられる。 - 特許庁

The first metal lines 31-44 are connected with one of the source-drain 22 of the ROM cell transistor Tr, and extended to the vicinity of each of the plurality of bit lines BT1-BT3.例文帳に追加

第１金属配線３１〜４４は、ＲＯＭセルトランジスタＴｒのソース・ドレイン２２の一方に接続され、複数のビット線ＢＴ１〜ＢＴ３の各々の近傍にまで連なる。 - 特許庁

A memory cell array 1 is configured by arranging in matrix a plurality of memory cells storing data of two or more bits, and includes a plurality of bit lines and word lines connected to the memory cells.例文帳に追加

メモリセルアレイ１は、２ビット以上のデータを記憶する複数のメモリセルがマトリクス状に配置され、複数のメモリセルに接続される複数のビット線、及び複数のワード線を有している。 - 特許庁

Successively, residual word lines out of plural word lines WLy(n) are activated, the decided prescribed data are written en bloc in a memory cell selected by the activated word line.例文帳に追加

続いて、複数のワード線ＷＬｙ（ｎ）のうちの残りのワード線を活性化し、活性化されたワード線によって選択されたメモリセルに、確定された所定データを一括に書き込む。 - 特許庁

In a reading operation for reading data from the memory cell, the control circuit starts non-selected word lines adjacent to a selected word line among the word lines, and thereafter starts the selected word line.例文帳に追加

制御回路は、メモリセルからデータを読み出す読み出し動作時に、ワード線のうち選択されたワード線に隣接する非選択ワード線を立ち上げた後、選択ワード線を立ち上げる。 - 特許庁

Word lines WL1, WL2,...,WL32 are arranged orthogonally to bit lines DQ in a NAND type flash memory cell unit, and a source line CS is connected electrically in common.例文帳に追加

ＮＡＮＤ型フラッシュメモリセルユニットのビットラインＤＱに対してワードラインＷＬ１，ＷＬ２，・・・，ＷＬ３２が直交して配置され、ソース線ＣＳは電気的に共通に接続されている。 - 特許庁

Accordingly, even if bit lines in which defective memory cells exist are different for each block, redundant bit lines can be designated in units of blocks, and a memory cell array-saving range is expanded to improve a yield.例文帳に追加

従って、不良メモリセルの存在するビット線がブロック毎に異なっていても、ブロック単位に冗長ビット線が指定でき、メモリセルアレイの救済範囲が拡大し、歩留まりが向上する。 - 特許庁

The changeover circuit 7 divides four IO lines of a memory cell array 5 into two sets so as to perform a changeover operation, and it changes over the IO lines to a corresponding set according to the computed results of the OR circuits 23, 24.例文帳に追加

切替え回路７はメモリセルアレイ５の４つのＩＯ線を２つの組に分けて切替え動作を行い、オア回路２３，２４の演算結果に応じて対応する組に切替える。 - 特許庁

The cell word lines WL0 to WL31 are fine-processed up to the limit of the exposure processes of an exposing apparatus, denoting distance between lines as "A" and width of line as "B", for example, in the NAND memory unit MU.例文帳に追加

たとえば、ＮＡＮＤ型メモリユニットＭＵにおいて、セルワードラインＷＬ０〜ＷＬ３１は、ライン間距離を“Ａ”、ライン幅を“Ｂ”とし、露光装置の露光限界まで微細加工されている。 - 特許庁

The ferroelectric memory includes a memory cell array where a plurality of memory cells with a ferroelectric capacitor are arranged, the plurality of word lines, the plurality of plate lines, and a plurality of word line driving circuits.例文帳に追加

強誘電体メモリは、強誘電体キャパシタを有する複数のメモリセルが配置されるメモリセルアレイと、複数のワード線と、複数のプレート線と、複数のワード線駆動回路を含む。 - 特許庁

When any of the memory cell sections 111 is selected, the plate enable signals PLE are supplied to all of the plate lines of corresponding rows, and the plate lines of other rows are all grounded.例文帳に追加

いずれかのメモリセル部１１１が選択されると、対応する行のすべてのプレート線にプレートイネーブル信号ＰＬＥが供給され、他の行のプレート線はすべて接地される。 - 特許庁

This nonvolatile semiconductor memory device includes a memory cell array determined only by contact points between word lines and bit lines formed on a substrate.例文帳に追加

基板上にそれぞれ形成された一つのビットラインと一つのワードラインとの接点によって唯一に決定される一つのメモリセルを持つメモリセルアレイを含む不揮発性半導体メモリ素子。 - 特許庁

The device is provided with a memory cell M, bit lines BL connected to one end of the memory cells M, and a data circuit 11 connected to the bit lines BL to temporarily store program data for the memory cells M.例文帳に追加

メモリセルＭと、メモリセルＭの一端に接続されるビット線ＢＬと、ビット線ＢＬに接続され、メモリセルＭへのプログラムデータを一時的に記憶するデータ回路１１と、を具備する。 - 特許庁

A switch means is provided between memory-cell-connected bit lines BL and local bit lines LBL to allow separation and connection, the BL being VDL/2 precharged, the LBL being VDL precharged.例文帳に追加

メモリセルの接続されるビット線ＢＬとローカルビット線ＬＢＬの間にスイッチ手段を設け分離結合できるようにし、ＢＬをＶＤＬ／２プリチャージとし、ＬＢＬをＶＤＬプリチャージとする。 - 特許庁

A nonvolatile semiconductor memory device has: a plurality of first wiring lines; a plurality of second wiring lines that intersects with the first wiring lines; and a memory cell array having a plurality of memory cells that comprises variable resistive elements for storing electrically re-writable resistance values, which are arranged at each intersection between the first wiring lines and the second wiring lines, in a nonvolatile manner as data.例文帳に追加

不揮発性半導体記憶装置は、複数の第１の配線、第１の配線に交差する複数の第２の配線、並びに第１及び第２の配線の各交差部に配置された電気的書き換え可能な抵抗値をデータとして不揮発に記憶する可変抵抗素子からなる複数のメモリセルを有するメモリセルアレイを有する。 - 特許庁

The semiconductor memory has a selection driver to apply voltages to each of the selection gate lines connected to the gates of the selection transistors, a switch circuit to connect the control gate lines connected to the gates of the cell transistors to the corresponding selected gate lines, and a level converter to convert the voltages of the control gate lines into the voltages supplied to the voltage lines.例文帳に追加

半導体メモリは、選択トランジスタのゲートにそれぞれ接続された選択ゲート線に電圧を印加する選択ドライバと、セルトランジスタのゲートにそれぞれ接続された制御ゲート線を、対応する選択ゲート線にそれぞれ接続するスイッチ回路と、制御ゲート線の電圧を電圧線に供給される電圧に変換するレベル変換部とを有している。 - 特許庁

The semiconductor storage device is provided with: memory cell arrays MA including a plurality of mutually parallel word lines WL; a plurality of mutually parallel bit lines BL formed so as to cross the word lines WL; and memory cells MC which are arranged at intersections with the word lines WL and the bit lines BL and each of which has a variable register VR and a diode Di connected thereto serially.例文帳に追加

半導体記憶装置は、互いに平行な複数のワード線ＷＬと、ワード線ＷＬと交差するように形成された互いに平行な複数のビット線ＢＬと、ワード線ＷＬとビット線ＢＬとの各交差部に配置され、可変抵抗素子ＶＲとダイオードＤｉとが直列接続されたメモリセルＭＣを含むメモリセルアレイＭＡとを備える。 - 特許庁

The line of the row address of the failure memory cell count value 3d larger than the number of column redundancy spare lines 1b, and the line of the column address of the failure memory cell count value 3e larger than the number of row redundancy spare lines 1c are set to be a relief decision line for allocating the redundancy spare lines of the row and column.例文帳に追加

行の冗長予備線１ｂの数よりも大きい不良メモリセルカウント値３ｄの列アドレスのライン、列の冗長予備線１ｃの数よりも大きい不良メモリセルカウント値３ｅの行アドレスのラインを夫々救済確定線として列の冗長予備線、行の冗長予備線を割り付ける。 - 特許庁