「Chip Select」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

In an output switch interface unit 7, the cell data separated by the input switch interface unit 5 are assembled to the original packet data by using the writing command signal from outside and the chip select to generate an output to an output buffer unit 8.例文帳に追加

出力スイッチインタフェース部７は外部からの書込み指示信号とチップセレクトとによって入力スイッチインタフェース部５にて分割されたセルデータを元のパケットデータに組立てて出力バッファ部８に出力する。 - 特許庁

Thus, in transition to the standby mode, a chip select signal is not input to all of the external storage elements 41 to 43, so that all of the external storage elements can be transferred to the standby mode.例文帳に追加

したがって、スタンバイモードに移行するときには、全ての外部記憶素子４１ないし４３に対してチップセレクト信号が入力されないことになり、そのため、全ての外部記憶素子をスタンバイモードに移行させることができる。 - 特許庁

Thereby, the signal line can be operated stably without noise by shielding the signal line using an existing write column select line, and a chip can be miniaturized without having separated layout area for arranging a shield line.例文帳に追加

よって、既存のライトカラム選択ラインを使用して信号線をシールドすることにより、信号線を雑音なく安定的に動作でき、シールド線を配置するための別途のレイアウト面積を持つことなくチップを小型化できる。 - 特許庁

The output of the AND circuit 4 is at a low level only in the duration of outputting a reading signal (RD) from a CPU 2 and sending a chip select signal (CS) from an address decoder 3 and at a high level (+V) in other durations.例文帳に追加

アンド回路４の出力側は、ＣＰＵ２が読み出し信号（ＲＤ）を出力し、かつアドレスデコーダ３がチップセレクト信号（ＣＳ）を送出している期間のみローレベルとなり、それ以外の期間はハイレベル（＋Ｖ）になっている。 - 特許庁

To prevent inappropriate communication from leading to increased trouble by detecting and identifying an error (abnormal conditions) even when a harness breaks after a chip select signal (identification signal) is logically activated.例文帳に追加

チップセレクト信号（識別信号）をアクティブ側に論理確定した上で、ハーネスが断線したときであっても、そのエラー（異常）を検出・特定することにより、不適切な状態のまま通信を続けて不具合を拡大させることを防止する。 - 特許庁

When a rise edge of a chip-select signal CS inputted to an EEPROM by a microcomputer is detected by a D flip-flop 10, a data input control section 3 permits input of serial data DI based on the edge detection.例文帳に追加

データ入力制御部３は、マイコンによってＥＥＰＲＯＭ２に入力されるチップセレクト信号ＣＳの立上がりエッジをＤフリップフロップ１０により検出すると、そのエッジ検出に基づいてシリアルデータＤＩの入力を許可する。 - 特許庁

This communication system can select various chip rates depending on the mobile communication devices 10, so the power consumption of the mobile communication devices is easily adjusted to flexibly make communications and a standby time longer.例文帳に追加

本発明の通信システムは、移動体通信装置１０で、異なるチップレートｆｃを選択できるため、移動体通信装置の消費電力を容易に調整して、通信時間、待ち受け時間をフレキシブルに延長することができる。 - 特許庁

When the memory device has a larger memory area than that which the memory control unit can control by a single chip select signal, the memory device can be connected directly to the memory control unit by switching to the first control mode.例文帳に追加

メモリ装置が、メモリ制御ユニットの単一のチップセレクト信号により制御可能なメモリ領域よりも大きな領域を有する場合は、第１の制御モードにすることで、メモリ制御ユニットにメモリ装置を直接接続することができる。 - 特許庁

A test mode discriminating circuit 31 inputs an external command consisting of a chip-select signal/CS, a row address strobe signal/RAS, a column address strobe signal/CAS, a write-enable signal/WE, and the like, while inputs memory address signals A0-An.例文帳に追加

テストモード判定回路３１は、チップセレクト信号／ＣＳ、ロウアドレスストローブ信号／ＲＡＳ、コラムアドレスストローブ信号／ＣＡＳ及びライトイネーブル信号／ＷＥ等からなる外部コマンドを入力するとともに、メモリアドレス信号A0〜Anを入力する。 - 特許庁

Accordingly, when the address and data are prepared on an address bus and a data bus, a chip-select signal and next a write signal are enabled, and as a result, the data on the data bus are written in the address of the corresponding memory.例文帳に追加

このようにして、アドレス・バスおよびデータ・バス上にアドレスおよびデータがそれぞれ用意されると、次にチップ・セレクト信号、次に書込み信号の順にイネーブルされ、その結果、対応するメモリのアドレスに、データ・バス上のデータが書き込まれる。 - 特許庁

At the member connecting part 32, the terminal 40 for the device connected to the respective terminals 14a of the IC device 12a at which a plurality of terminals including a chip select terminal are installed, and at least one expanded terminal 42 are installed.例文帳に追加

前記部材接続部３２には、チップセレクト端子を含む複数の端子が設けられたＩＣデバイス１２ａの各端子１４ａに接続されるデバイス用端子４０と、少なくとも１つの増設端子４２とが設けられている。 - 特許庁

A chip select signal the inverse of CS, a write enable signal the inverse of WE and a write data signal DIN which are outputted from the outside in the same manner are synchronized with the system clock signal CLK so as to be inputted to the respective latches 81 to 83 inside the latch circuit 8.例文帳に追加

同じく外部から入力されるチップセレクト信号／ＣＳ、ライトイネーブル信号／ＷＥ、書き込みデータＤＩＮは、システムクロック信号ＣＬＫに同期してラッチ回路８の各々のラッチ８１〜８３に入力される。 - 特許庁

In a display controller 1, the mode can be switched into a bypass mode by outputting, using one chip select signal line provided to a host 10, a signal for selecting whether or not bypassing is to be carried out to a display controller 20.例文帳に追加

ディスプレイ制御装置１においては、ホスト１０に備えられたチップセレクト信号線１つを用い、バイパスを行うか否かを切り替えるための信号をディスプレイコントローラ２０に出力することにより、バイパスモードに切り替えられる。 - 特許庁

In constitution in which a plurality of stages of bare chips 1, 2, 3 for a semiconductor circuit are stacked and upper-lower external electrodes are connected mutually, chip-select pad groups 6 or the like arrayed at fixed array pitches for selecting the bare chips and signal pad groups 7a, to which signals working the bare chips are transmitted, are contained as the external electrodes for each bare chip.例文帳に追加

半導体回路のベアチップ１，２，３を複数段積み重ね、上下の外部電極同士を接続した構成で、各ベアチップの外部電極としては、ベアチップを選択するための所定の配列ピッチで配列されたチップセレクトパッド群６ａ，６ｂと、ベアチップを機能させる信号が供給される信号パッド群７ａ，７ｂとを含む。 - 特許庁

When the chip select signal supplied to the terminal CSB is in an unselected state, the pulse width, for example, of a signal supplied to the terminal RDB.E (SCK) is measured and an interface system is determined according to the measured value of the pulse width, selected and set.例文帳に追加

端子ＣＳＢに供給されるチップセレクト信号が非選択状態にあるときに、端子ＲＤＢ・Ｅ（ＳＣＫ）に与えられる信号の例えばパルス幅を計測し、このパルス幅の計測値よりインタフェース方式を決定し選択設定する。 - 特許庁

Then, a still image control part 6, when JPEG is decoded, checks the optimal resource selection table 17 to select the multimedia chip 15 (priority 1) and the JPEG codec 13 (priority 2), according to the order of priority and their usage states.例文帳に追加

そして、静止画制御部６は、ＪＰＥＧのデコードを行う場合、最適リソース選択テーブル１７をチェックして、マルチメディアチップ１５（優先度１）とＪＰＥＧコーデック１３（優先度２）を、優先度順およびその使用状況に応じて選択する。 - 特許庁

The non-contact type IC card includes a switch 16 connected to the electromagnetic induction antenna 2, and five IC chips 11, 12, 13, 14, 15 connected to the switch 16, and allows a user to select the IC chip to be used according to the purpose of use.例文帳に追加

電磁誘導アンテナ２に接続された切換えスイッチ１６と、切換えスイッチ１６に接続された５つのＩＣチップ１１、１２、１３、１４、１５とを有し、使用目的により動作させるＩＣチップを利用者が選択可能としている。 - 特許庁

A pattern select circuit selects an internal test pattern output from the pattern generating circuit in a first test mode, and selects an external test pattern supplied through a test terminal in a second test mode to output the selected test pattern to the memory chip.例文帳に追加

パターン選択回路は、第１試験モード時に、パターン発生回路から出力される内部試験パターンを選択し、第２試験モード時に、試験端子を介して供給される外部試験パターンを選択し、選択した試験パターンをメモリチップに出力する。 - 特許庁

A first pre-charge signal is inputted to a gate of the first pre-charge transistor, a second pre-charge signal generated based on a chip select-signal and the first pre-charge signal is inputted to a gate of the second pre-charge transistor.例文帳に追加

第１のプリチャージトランジスタ２００のゲートには第１のプリチャージ信号が入力され、第２のプリチャージトランジスタ２２０のゲートには、チップセレクト信号と第１のプリチャージ信号とに基づいて生成される第２のプリチャージ信号が入力される。 - 特許庁

The display unit comprises a signal line for transmitting a write protect signal WC9, which connects an exterior unit of CPU 1 and an interface controller IC2, as well as a signal line for transmitting a chip select signal SCS10, each of which has a function for bidirectional communication.例文帳に追加

外部装置であるＣＰＵ１と表示装置内のインターフェースコントロールＩＣ２とを接続している、ライトプロテクト信号ＷＣ９とチップセレクト信号ＳＣＳ１０とをそれぞれ伝送する信号線が双方向通信の機能を有する構成とする。 - 特許庁

When a CPU 10 directly accesses the waveform memory 21, a CS signal generation part 26 supplies a chip select signal CS2 to a direct access circuit 36 with a high-order address supplied from the CPU 10 to the CS signal generation part 26.例文帳に追加

ＣＰＵ１０が波形メモリ２１に直接アクセスする際には、ＣＰＵ１０からＣＳ信号発生部２６に供給された上位アドレスにより、ＣＳ信号発生部２６は直接アクセス回路３６へチップセレクト信号ＣＳ２を供給する。 - 特許庁

If addresses of a chip select signal 5 and an address signal 6a transmitted from a memory controller 3 match a predetermined condition, an address that is a given address with an off-set added by an address determination/conversion unit 71 is transmitted through an address signal 6b to a memory 4.例文帳に追加

メモリコントローラ３から送出されるチップセレクト信号５およびアドレス信号６ａのアドレスが所定の条件に合致する場合に、アドレス判定／変換部７１によって所与のアドレスにオフセットを加えたアドレスを、アドレス信号６ｂからメモリ４に送出する。 - 特許庁

A control signal circuit 2 controls Nch transistors 3C, 4B connected between a circuit system (an internal voltage drop circuit 3 and a boosting circuit 4) relating to refreshing and ground in an off-state by an internal chip select-signal CSI in an interval period of refresh-operation.例文帳に追加

制御信号回路２は、リフレッシュ動作のインターバル期間において内部チップセレクト信号ＣＳＩにより、リフレッシュに関与する回路系（内部降圧回路３およびブースト回路４）とグランドとの間に接続されたＮｃｈトランジスタ３Ｃ，４Ｂをオフ状態に制御する。 - 特許庁

The memory controller 1 accesses blocks in a second block group stored in the third and fourth memories 30, 40 by supplying the first and second peculiar addresses (ADA, ADB) different from each other in second timing to activate a second chip select signal (CS1).例文帳に追加

また、第２のチップセレクト信号（ＣＳ１）を活性化する第２のタイミングにおいて、互いに異なる第１および第２の固有アドレス（ＡＤＡ、ＡＤＢ）を供給することで、第３および第４のメモリ３０、４０に格納された第２のブロック群のブロックにアクセスする。 - 特許庁

When a CPU 1 performs access to a memory 2, a memory access instruction and memory address outputted by the CPU 1 are a read access to the read inhibition area or a write access to the write inhibition area, a memory controller 4 is restrained from generating a chip select signal.例文帳に追加

ＣＰＵ１がメモリ２にアクセスした際に、ＣＰＵ１が出力したメモリアクセス指令とメモリアドレスとが、リード禁止領域に対するリードアクセスか、又はライト禁止領域に対するライトアクセスである場合に、メモリコントローラ４に対してチップセレクト信号の生成を抑制させる。 - 特許庁

A logic IC 5 of an information processing unit 1 does not output a chip select signal for a device to be started 4 sent from a pre-boot loader 3, to the device to be started 4 when it detects that a removable device to be started 15 is connected by detecting a detection signal from a connection unit 6.例文帳に追加

情報処理部１のロジックＩＣ５は、接続部６からのディテクト信号によって挿抜可能な起動デバイス１５が接続されていることを検知すると、プレブートローダ３から受信した起動デバイス４へのチップセレクト信号を起動デバイス４へは出力しない。 - 特許庁

To connect a memory device to a memory control unit, wherein the memory device has a memory area whose size exceeds that which the memory control unit can control by a single chip select signal, so that the memory device can flexibly support a plurality of memory control units.例文帳に追加

メモリ制御ユニットが単一のチップセレクト信号で制御可能なメモリ領域を越える領域を有するメモリ装置であっても、そのメモリ制御ユニットに接続することができ、複数のメモリ制御ユニットに柔軟に対応できるメモリ装置を提供する。 - 特許庁

A method to obtain a recyclable chip from multiple recovered chips has the following steps: a step to recover multiple chips 10 wasted after a first test; a step to mount the chips 10 on a board 11; a step to cut the board 11 and separate the chips 10 from one another; and a step to conduct a second test for the chips 10 mounted on the board and select a usable chip 10.例文帳に追加

１回目のテスト後に廃棄された複数のチップ１０を収集する工程と、それらのチップ１０を基板１１に搭載する工程と、該基板１１を切断し、それらのチップ１０を互いに分離させる工程と、該基板上に搭載されたそれらのチップ１０に対して２回目のテストを行い、利用可能なチップ１０を選出する工程とを備える。 - 特許庁

When an extension ROM substrate is not attached, a chip select signal is outputted from a PAL 34 to the ROM to use it as a memory space including an initially accessed start address, and a bus width of the memory space including the initially accessed start address of a CPU 14 is set at 16 bits.例文帳に追加

拡張ＲＯＭ基板が装着されていないときには、ＰＡＬ３４からＲＯＭに、最初にアクセスされるスタート番地を含むメモリ空間とするチップッセレクト信号が出力されると共に、ＣＰＵ１４の最初にアクセスされるスタート番地を含むメモリ空間のバス幅が１６bitに設定される。 - 特許庁

Then, a program to which access should be performed at the time of resetting a CPU 4 is changed from the operation program 8a to a writing program 7b by changing a memory map by controlling a chip select signal generating circuit 6 according to output port signals 4c, 4d, 4e, and 4f outputted from the CPU 4.例文帳に追加

次に、チップセレクト信号生成回路６をＣＰＵ４から出力される出力ポート信号（４ｃ，４ｄ，４ｅ，４ｆ）で制御することによりメモリマップを変更することにより、ＣＰＵ４のリセット時にアクセスするプログラムを運用プログラム８ａから書込みプログラム７ｂに変更する。 - 特許庁

To provide a semiconductor memory device which enables a system user to select only a specific memory device, such as a defective memory device and to directly analyze and fix the cause of defect of the defective memory device in a system mounted with many memory devices, and a generating method for a chip selection signal.例文帳に追加

多くのメモリ装置を装着しているシステムでシステム使用者が不良メモリ装置のような特定のメモリ装置だけを選択して直接不良メモリ装置の不良原因を分析したり、改善できるようにする半導体メモリ装置及びチップ選択信号発生方法を提供する。 - 特許庁

On the other hand, if the extension ROM substrate is attached, a bus width of a memory space including an initially accessed start address of the CPU is set at 32 bits, chip select signals are outputted to extension ROMs 30, 32, and extension programs stored in the extension ROMs are executed.例文帳に追加

これに対して、拡張ＲＯＭ基板が装着されると、ＣＰＵの最初にアクセスされるスタート番地を含むメモリ空間のバス幅が３２bitに設定され、拡張ＲＯＭ３０、３２にチップセレクト信号が出力され、拡張ＲＯＭに記憶された拡張プログラムが実行される。 - 特許庁

The memory controller 1 accesses blocks of a first block group stored in the first and second memories 10, 20 by supplying first and second peculiar addresses (ADA, ADB) different from each other in first timing to activate a first chip select signal (CSO).例文帳に追加

メモリコントローラ１は、第１のチップセレクト信号（ＣＳ０）を活性化する第１のタイミングにおいて、互いに異なる第１および第２の固有アドレス（ＡＤＡ、ＡＤＢ）を供給することで、第１および第２のメモリ１０、２０に格納された第１のブロック群のブロックにアクセスする。 - 特許庁

As the light emitting element array chip 1 with a select signal (high level) in common with anodes a, c of the switching device S entered can emit light, the time-shared driving sharing the light emitting signal (high level) and a gate signal (low level) between a plurality of light emitting element array chips 1 is provided.例文帳に追加

スイッチデバイスＳのアノードａ，ｃに共通のセレクト信号（ハイレベル）が入力されている発光素子アレイチップ１を発光させることができるので、発光信号（ハイレベル）およびゲート信号（ローレベル）を複数の発光素子アレイチップ１間で共用する時分割駆動が実現できる。 - 特許庁

By the memory 3 of 2nd specification, a chip select signal CS of a 2nd activation control signal is activated at the effective timing, and the read or the write is executed by catching the testing address given to the partially shared address bus while operating by using the aforementioned testing clock as reference.例文帳に追加

第２の仕様のメモリ３は、第２の活性化制御信号チップセレクト信号ＣＳが有効のタイミングにおいて活性化され、前記と同じテスト用クロックを基準に動作して、一部共有のアドレスバスに与えられたテスト用アドレスをとらえてリードまたはライトを実行する。 - 特許庁

To provide an one-chip system utilizing a CDMA bus which can select the length of an optimized code word by sorting a plurality of IP cores connected to the CDMA bus according to a prescribed reference and allocating code words in sorted groups, and to provide a method for transmitting data in the system.例文帳に追加

ＣＤＭＡバスに接続されている複数のＩＰコアを所定の基準に従って分類し、分類したグループ内でコードワードを割り当てることによって、最適化されたコードワードの長さを選択できるようにする、ＣＤＭＡバスを利用したワンチップシステム、および、そのシステムにおけるデータ伝送方法を提供する。 - 特許庁

Signal lines L1-L5 severally branch off to be connected to D terminals of the FFs 11-15, and a clock signal CLK, a write-enable signal WEN, a chip select signal CEN, an input data signal DI, and an address signal A are inputted into the scan FFs 11-15 via the signal lines L1 to L5, respectively.例文帳に追加

信号線Ｌ１〜Ｌ５は、それぞれ分岐してスキャンＦＦ１１〜１５のＤ端子に接続されており、クロック信号ＣＬＫ、ライトイネーブル信号ＷＥＮ、チップセレクト信号ＣＥＮ、入力データ信号ＤＩ、およびアドレス信号Ａは、それぞれ信号線Ｌ１〜Ｌ５を介してスキャンＦＦ１１〜１５に入力される。 - 特許庁

The portable terminal 2 is configured to store a map of the area A therein, display the map and be operable for a user to select a destination B9 described on the map, displays the positional information transmitted from the IC chip 1 on the map as a current place and displays routing from the current place to the selected destination.例文帳に追加

携帯用端末機２は、エリアＡの地図が記憶され地図を表示して地図に記載された行先Ｂ９を選択操作することができるものであってＩＣチップ１から送信された位置情報を地図上に現在地として表示するとともに現在地から選択された行先までの道順を表示する。 - 特許庁

As external terminals of a chip as a whole, this device has external terminals 111A to 111X for individually inputting inversion line address select signals /RAS of the respective semiconductor storage devices 150 and external terminals 112 to 119 for inputting signals PRAUT, SLF, /CAS, ADR, /WE, /OE, CLK, and TMODE of all the semiconductor storage devices 150 respectively in common.例文帳に追加

チップ全体の外部端子として、各半導体記憶装置１５０の反転行アドレス選択信号／ＲＡＳを個別に入力するための外部端子１１１Ａ〜１１１Ｘと、全ての半導体記憶装置１５０の信号ＰＲＡＵＴ，ＳＬＦ，／ＣＡＳ，ＡＤＲ，／ＷＥ，／ＯＥ，ＣＬＫ，ＴＭＯＤＥをそれぞれ共通に入力する外部端子１１２〜１１９とを備えている。 - 特許庁

An error write detection circuit 4 detects that a chip select signal (CS) and a write signal (WR) are outputted to a ROM 3 which does not perform writing ordinarily in response to an erroneous write command from a CPU 2 in a runaway state, and an error write detection signal is outputted to an interruption control circuit 5 and a reset circuit 6.例文帳に追加

暴走状態のＣＰＵ２からの誤った書き込み命令により、本来書き込みを行わないＲＯＭ３に対してチップセレクト信号（ＣＳ）とライト信号（ＷＲ）が出力されたことを誤りライト検知回路４で検知し、割り込み制御回路５およびリセット回路６へ誤りライト検知信号を出力する。 - 特許庁

The printed circuit board, which has another storage device parallel connected with a flash ROM (FROM) 12 of a storage device by a data bus extended from a CPU 11, connecting a chip select signal line extended from the CPU 11 to respective storage devices to a connector 13 for data write as well is attached to a converting board attached to a ROM writer.例文帳に追加

ＣＰＵ１１から延びるデータバスによって記憶装置であるＦＲＯＭ１２と並列に接続された他の記憶装置を有し、該データバスとともに、該ＣＰＵから各記憶装置に延びるチップセレクト信号ラインもデータ書込用コネクタ１３に接続されたプリント基板を、ＲＯＭライタに取り付けられた変換ボードに取り付ける。 - 特許庁

Address buses 26, 28 for applying chip select signals, respectively, to the terminals of both ROMs (31, 33) from the memory control section 25 side are also connected between the memory control section 25 and the first and second ROMs (31, 33) so that both ROMs (31, 33) can be accessed selectively using the ROM bus 24.例文帳に追加

メモリ制御部２５と第１、第２のＲＯＭ（３１、３３）との間には、ＲＯＭバス２４を使用して双方のＲＯＭ（３１、３３）への選択的なアクセスが可能なように、メモリ制御部２５側から双方のＲＯＭ（３１、３３）の端子に対し夫々チップセレクト信号を印加するためのアドレスバス２６、２８も接続される。 - 特許庁

A facsimile machine 1 selects a card device 20 based on a chip select state held by a backup register part 12 the battery of which is backed up in a facsimile control LSI 2 after reset and rewrites the system program in a flash memory 7 by a system program in the card device 20 in rewrite of the system program in the flash memory 7.例文帳に追加

ファクシミリ装置１は、フラッシュメモリ７内のシステムプログラムの書き替えに際して、リセット後のファクシミリ制御ＬＳＩ２内のバッテリバックアップされたバックアップレジスタ部１２の保持するチップセレクト状態に基づいて、カードデバイス２０を選択して、カードデバイス２０内のシステムプログラムでフラッシュメモリ７内のシステムプログラムを書き替えている。 - 特許庁

When testing the chip, the performance measuring circuit so measures such performances of the circuit function module as its operational speed and consuming power as to store the performance data in the corresponding storage-table circuit, and the storage-table circuit so measures the data amount fed to the circuit function module as to select its optimal clock frequency, power-supply voltage, and board bias.例文帳に追加

チップテスト時に、性能測定回路が回路機能モジュールの動作速度、消費電力などの性能を測定し該当する記憶テーブル回路に性能データを記憶させ、記憶テーブル回路は該当する回路機能モジュールに供給されるデータ量を計測して最適なクロック周波数、電源電圧、基板バイアスを選択する。 - 特許庁

The serial clock output terminal 27 of the microcomputer 2, the serial data transmitting terminal 28 and the serial data receiving terminal 29 are connected to the clock input terminal 14 of the serial EEPROM 1, the data input terminal 12 and the data output terminal 11 respectively, and one output port 30 of the microcomputer 2 is also connected to the chip select terminal 13 of the EEPROM 1.例文帳に追加

マイコン２のシリアルクロック出力端子２７、シリアルデータ送信端子２８およびシリアルデータ受信端子２９を、それぞれ、シリアルＥＥＰＲＯＭ１のクロック入力端子１４、データ入力端子１２およびデータ出力端子１１に接続するとともに、マイコン２の１つの出力ポート３０をシリアルＥＥＰＲＯＭ１のチップセレクト端子１３に接続する。 - 特許庁