「D loop」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

To realize a D/A converter in an analog/digital mixed loop within a smaller circuit area while maintaining a high resolution without lowering the resolution.例文帳に追加

アナログ‐デジタル混在ループにおけるＤ／Ａ変換器について、分解能を落とすことなく高分解能を維持したまま、より小さな回路面積で実現する。 - 特許庁

In the brush bristle 22b, at least a part of one brush yarn comprises a split fiber yarn D, and the brush bristle is planted like a loop on the base material 22a.例文帳に追加

ブラシ毛２２ｂは、１本のブラシ糸の少なくとも一部が割繊糸Ｄにて構成されていると共に、基材２２ａにループ状に植毛されてなっている。 - 特許庁

The clock shifting circuit 10 may comprise a phase locked loop circuit (PLL) 2 coupled with a plurality of D flip-flop circuits (DFFs) 4, 6 connected in series.例文帳に追加

クロックシフティング回路１０は、位相ロックループ回路２に直列に接続されている複数のＤフリップフロップ回路４，６を連結して備える。 - 特許庁

The phase error detecting signal is inputted to a VCO 10 via a loop filter 8 and a D/A converter 9, and a phase of a clock which is that output signal, is synchronized to the regenerative signal.例文帳に追加

位相誤差検出信号は、ループフィルタ８、Ｄ／Ａ変換器９を介して、ＶＣＯ１０に入力され、その出力信号であるクロックの位相を再生信号に同期させる。 - 特許庁

The crossed coil C has a long loop shape along a moving direction B on the power reception side and has a crossed portion midway, by which a plurality of units D are formed.例文帳に追加

交叉コイルＣは、受電側の移動方向Ｂに沿い長ループ状をなすと共に、途中で交叉されており、交叉により複数のユニットＤが形成されている。 - 特許庁

To provide a pipeline type A/D converter which increases an input range and the number of bits of a digital output signal without making large a thermal noise or an open loop gain that an operational amplifier is requested to have.例文帳に追加

熱雑音および演算増幅器に要求されるオープンループゲインを大きくさせることなく、入力レンジおよびディジタル出力信号のビット数を大きくすることのできるパイプライン型Ａ／Ｄコンバータを提供する。 - 特許庁

To insert a delay device that can delay by one block such as a D/A converter DAC to a main negative feedback loop FB0 in a ΔΣ modulation circuit provided with switched capacitor integration devices.例文帳に追加

スイッチトキャパシタ積分器ＩＮ１〜ＩＮ７を備えるΔΣ変調回路において、メインの負帰還ループＦＢ０に、デジタル／アナログ変換回路ＤＡＣなどの１クロック遅延可能な遅延器を挿入可能とする。 - 特許庁

A loop filter 14 smooths an output signal from the D/A converter 13 and generates control voltage for controlling the oscillation frequency of a VCO 15.例文帳に追加

ループフィルタ１４は、Ｄ／Ａコンバータ１３からの出力信号を平滑してＶＣＯ１５の発信周波数を制御する制御電圧を生成する。 - 特許庁

In the second modulation route, a pre-emphasis filter 7 having inverse frequency characteristics of a loop filter 2 is provided at a previous stage of a D/A converter 6.例文帳に追加

第２の変調ルートにおいて、Ｄ／Ａ変換器６の前段にループフィルタ２の逆周波数特性を有するプリエンファシスフィルタ７を設ける。 - 特許庁

By stopping the suction fan 33, suction holding force for the sheet is made small (in a part shown by symbol D in drawing 8), resulting loop is uniformly stretched over a whole area of the conveying unit before fixing 300.例文帳に追加

吸引ファン３３を停止させることで、（図８中の符号Ｄで示す部分では）シートに対する吸引保持力が小さく、生じたループは定着前搬送ユニット３００のほぼ全域に均一に伸ばされる。 - 特許庁

The adjustment loop includes, in series, a means 7 for determining a difference between a set point voltage and an output voltage of the rectifier 5; an analog-to-digital (A/D) converter 8 of one bit; and an integrator type command means 9.例文帳に追加

この調整ループは、セットポイント電圧と整流器５の出力電圧との間の差を決定する手段７と、１ビットのアナログ・デジタル変換器８と、積分器タイプの指令手段９とを直列に備える。 - 特許庁

A D/A converter 18 converts the control voltage data supplied from the control circuit 19 to analog voltage signal, which is then applied to the VCO 13 via the second switch 16 and a loop filter 12.例文帳に追加

Ｄ／Ａ変換器１８は、制御回路１９から供給された制御電圧データをアナログ化して電圧信号に変換したのち、第２のスイッチ１６及びループフィルタ１２を介してＶＣＯ１３に印加する。 - 特許庁

In this carrier recovery circuit, a phase locked loop(PLL) is constituted of multiplier circuits 1 and 2, LPF 3 and 4, amplifier circuits 5 and 6, A/D converters 7 and 8, an identifier 9, an APC signal detector circuit 10, an LPF 13, and a VCO 12.例文帳に追加

再生搬送波再生回路は乗算回路１，２，ＬＰＦ３，４，増幅回路５，６，Ａ／Ｄコンバ−タ７，８，識別器９，ＡＰＣ信号検出回路１０，ＬＰＦ１３及びＶＣＯ１２が位相同期ループ（ＰＬＬ）を構成している。 - 特許庁

To provide a single loop device with such a configuration that reliability in inter-device transmission is improved and the number of all devices is not limited by the number of logic lines of an ISDN line D channel packet exchange network per one line.例文帳に追加

装置間伝送における信頼性向上および１回線当りのＩＳＤＮ回線Ｄチャネルパケット交換網の論理回線数に全体装置数が制限されない構成の１ループ装置を提供する。 - 特許庁

Also, loop coils X1 to X40 and Y1 to Y30 are connected to the selection circuit 12, and the selected output edge is connected to the amplifier circuit 13 to the A/D conversion circuit 17, and the output of the signal level is connected to the CPU 18.例文帳に追加

また、ループコイルＸ１〜Ｘ４０及びＹ１〜Ｙ３０は選択回路１２に接続され、選択された出力端は増幅回路１３〜ＡＤ変換回路１７に接続され、信号レベルの出力がＣＰＵ１８に接続される。 - 特許庁

An open loop gain of an amplifier 10 depends on the power supply voltage but since the modulation factor of a modulated signal D decreases as the level of the reference wave signal C increases, the level of an output signal F is not varied by a power supply voltage variation.例文帳に追加

増幅器１０のオープンループゲインは電源電圧に依存するが、変調後信号Ｄの変調度は基準波信号Ｃのレベルが上がると下がるので、出力信号Ｆのレベルは電源電圧変動で変化しない。 - 特許庁

A DTV 11 repetitively overwrites the same information over a prescribed amount of areas of an AV-HDD 13 at the same time when recording of input information to a D-VTR 12 is started or after lapse of a prescribed time after that so as to attain loop recording.例文帳に追加

ＤＴＶ１１は、Ｄ−ＶＴＲ１２の入力情報の記録開始と同時または所定時間経過後、同じ情報をＡＶ−ＨＤＤ１３の一定量の領域に繰り返し上書きさせ、ループ記録とする。 - 特許庁

The sum of the second feedback value Km×dPo/dt and the third feedback value Kn×dXpv/d is used as a feedback value FB of a minor control loop.例文帳に追加

第２のフィードバック値Ｋｍ・ｄＰｏ／ｄｔと第３のフィードバック値Ｋｎ・ｄＸｐｖ／ｄとの和をマイナー制御ループのフィードバック値ＦＢとする。 - 特許庁

A detector 19, an A/D converter 20, and a feedback-gain monitor means composed of a comparison offset 21 are fitted to the gain control loop for controlling the gain of the transmitting analog output signal.例文帳に追加

送信アナログ出力信号の利得を制御するための利得制御ループに対して、検波部１９、Ａ／Ｄ変換部２０と、比較オフセット部２１により構成される帰還利得監視手段が設けられている。 - 特許庁

The signal processed for analog equalization is supplied to an A/D converter 6, and the dispersed signal is supplied to a phase-locked loop 7 and also to a first and second adaptive equalizer circuits 8 and 9.例文帳に追加

このアナログ等化された信号がＡ／Ｄ変換器６に供給され、離散化された信号が位相ロックループ７に供給されると共に、第１の適応型等化回路８と第２の適応型等化回路９に供給される。 - 特許庁

To provide a nonlinear optical loop mirror which operates for optical pulse of a short time width and has a multi-period sine wave characteristic, particularly four-period sine wave characteristic, and to provide an optical A/D converter of at least three bits, particularly four bits.例文帳に追加

時間幅の短い光パルスに対して動作し、多周期正弦波特性、特に四周期の正弦波特性を有する非線形光ループミラー、及び３ビット以上、特に４ビットの光Ａ／Ｄ変換器を提供する。 - 特許庁

When the remaining tape capacity of the D-VTR 12 reaches a prescribed amount or below, the loop recording function of the AV-HDD 13 is released and the DTV 11 performs control so that the information is continuously recorded on the AV-HDD 13.例文帳に追加

Ｄ−ＶＴＲ１２のテープ残量が所定量以下となったとき、ＡＶ−ＨＤＤ１３のループ記録機能を解除し、ＡＶ−ＨＤＤ１３に連続記録を行なうように制御する。 - 特許庁

The conductor plate 20 includes an inner conductor part 22 substantially covering the second antenna pattern and a loop-shaped outer conductor part 24 arranged with a prescribed slit width d separated from the inner conductor part.例文帳に追加

導体板２０は、第２のアンテナパターンを実質的に覆う内部導体部２２と、この内部導体部から所定のスリット幅ｄをもって離間して配置されたループ形状の外部導体部２２とからなる。 - 特許庁

In the mobile terminal 100, a loop antenna is formed by capacitively coupling a built-in antenna 120 and a board 130 when the mobile phone (mobile terminal) is closed by properly setting a size of boards 130, 140, a size of an interface 150, and a board interval D so as to adjust the resonance frequency of the loop antenna to be included in an operating frequency band.例文帳に追加

携帯端末１００は、基板１３０、１４０の寸法、インターフェース１５０の寸法および基板間隔Ｄを適切に設定することによって、携帯電話を閉じた場合に内蔵アンテナ１２０と基板１３０とを容量結合させてループアンテナを形成すると共に、このループアンテナの共振周波数が使用周波数帯域に含まれるように調整する。 - 特許庁

This compound finished yarn comprises a substantially noncrimped polyester multifilament A which has ≥10 channels extending in the length direction on the surface of the filament or ability of forming the channels and ≥80 T/D torque and a noncrimped polyester multifilament B and has substantially no loop.例文帳に追加

フィラメント表面に長手方向に延びる１０本以上の溝、もしくは溝形成能を有し、かつトルクが８０Ｔ／Ｍ以上である実質的に非捲縮のポリエステルマルチフィラメントＡと、非捲縮のポリエステルマルチフィラメントＢからなる実質的にループのない複合加工糸である。 - 特許庁

When the logical value is negative fed back through a frequency comparison loop F2, frequency of the clock signal can be brought close to the bit rate of the data signal D without requiring a reference clock signal and both wide capture range and extraction of a high quality clock signal can be realized.例文帳に追加

当該論理値を周波数比較ループＦ２により負帰還させることにより、参照クロック信号を必要とすることなくクロック信号の周波数をデータ信号Ｄのビット・レートに近づけることができ、広キャプチャ・レンジ化と高品質クロック信号の抽出とを実現することができる。 - 特許庁

The camera can be stably held by suspending the camera from a shoulder strap or the like in the state of the camera closely contacting with the body using a pipe D or belt loop provided on the shoulder strap or the like of a bag and can ensure a photo taking chance without losing a photo opportunity by the capability of a quick removal of the camera.例文帳に追加

バッグの肩ひも等に設けられたＤ管やベルト通しを用いてカメラを体に密着させた状態で肩ひも等からカメラを吊り下げる事により安定してカメラを保持し、かつ素早く取り外せる事によりシャッターチャンスを逃さず撮影状態に移す事ができる。 - 特許庁

A frequency synthesizer 10 is constituted by including a phase comparator 20, a charge pump 22, LPFs 30 and 32, analog switches 34 and 36, a loop filter 40, an adder 42, a D/A converter 44, a VCO 50, a mixer 52 and a frequency divider 54.例文帳に追加

周波数シンセサイザ１０は、位相比較器２０、チャージポンプ２２、ＬＰＦ３０、３２、アナログスイッチ３４、３６、ループフィルタ４０、加算器４２、Ｄ／Ａ変換器４４、ＶＣＯ５０、ミキサ５２、分周器５４を含んで構成されている。 - 特許庁

The predetermined time is set to the sum of the delay time of the first delay circuit 13 of a phase synchronization loop for generating a clock CLK for identifying and reproducing timing by the D flip-flop 12 of a clock/data-reproducing circuit 22 and the delay time of a second delay circuit 14.例文帳に追加

前記所定時間は、前記クロック・データ再生回路２２のＤフリップフロップ１２による識別再生タイミング用のクロックＣＬＫを生成する位相同期ループの第１の遅延回路１３の遅延時間と第２の遅延回路１４の遅延時間との和に設定する。 - 特許庁

There are provided a method for tracing the production history of a fishery fish or shellfish of an individual or a group of individuals, or a part or manufactured goods thereof by using a base sequence of mitocondria DNA D-loop, and a method for determining a marker gene usable for such a method.例文帳に追加

したがって、本発明は、ミトコンドリアＤＮＡ Ｄ−ループの塩基配列を用いて、一個体または個体群の水産魚介類もしくはその一部またはそれらの加工品の生産履歴を追跡する方法、およびかかる方法に用いられるマーカー遺伝子を決定する方法を提供する。 - 特許庁

Suspension parts 5 such as a D ring, which are provided at both-side tips of the string 4 inserted through the ring 2, are detachably fixed in a height position (e.g. about 150 cm from a floor surface) within the operator's reach by means of hook and loop fasteners 6a and 6b.例文帳に追加

また紐通し環２を挿通した紐４の両側先端部にＤリング等の懸吊部５を設け、この懸吊部５を、作業者の手の届く高さ位置（例えば、床面から１５０ｃｍ位）に面ファスナ６ａ、６ｂにより着脱自在に固定する。 - 特許庁

At the rear end of the repair needle 28 on the side opposite to a pointed tip 11, a loop 14 which can be expanded in the internal dimension of an opening 13 in the thickness direction N of a repair needle body 12 to ≥10 times the thickness D of the repair needle body is formed.例文帳に追加

補修針２８の尖端形針先１１の反対側の後頭部に、補修針本体１２の太さ方向Ｎにおける開口１３の内部寸法が補修針本体の太さＤの１０倍以上に拡張可能な輪奈１４を形成する。 - 特許庁

This footwear, having a rubber shoestring as a tightening means, has the tightening means whose both ends of the single rubber shoestring are sewn and fixed at a single part by being covered with a narrow and short-width cloth or knitted cloth such as a D-ring, forms a false loop and becomes endless in shape.例文帳に追加

本発明の履物は、靴ゴム紐を緊締手段として持つ履物において、１本の靴ゴム紐の両端末が、紐通し等の挟短幅の布帛又は編物布に覆われて１箇所で縫着固定され、ループを擬似形成してエンドレス状になっている緊締手段を持つことを特徴とする。 - 特許庁

To actualize a method which bypasses a device connected to a hub through association of various monitors, port by port, executes T and D to gather fault information, and manages it in a pair with log information if a fault occurs to a FC-AL(fiber channel arbitrated loop) system.例文帳に追加

FC-AL接続されているシステムで障害が発生した場合、各種モニターの連携によりハブに接続されている装置をポート単位に自動バイパスさせ、T&Dを実行させて障害情報を収集し、ログ情報とペアーにして管理する方法を提供する。 - 特許庁

An output of a delay element 34 is fed to a complementary digital filter 44 via a digital integration device 42 to a loop consisting of an analog adder 30, a comparator 32, a delay element 34, a 1-bit D/A converter 361 and an analog integration device 38.例文帳に追加

アナログ加算器３０、比較器３２、遅延素子３４、１ビットＤ／Ａ変換器３６１及びアナログ積分器３８のループに対し、遅延素子３４の出力が、デジタル積分器４２を介して相補デジタルフィルタ４４に供給される。 - 特許庁

There are provided a method for tracing a production history of an individual or population of a fish and shellfish of marine products, or a part or processed good products of the same by using a base sequence of mitochondrial DNA D-loop, and a method for determining a marker gene usable for the method.例文帳に追加

したがって、本発明は、ミトコンドリアＤＮＡ Ｄ−ループの塩基配列を用いて、一個体または個体群の水産魚介類もしくはその一部またはそれらの加工品の生産履歴を追跡する方法、およびかかる方法に用いられるマーカー遺伝子を決定する方法を提供する。 - 特許庁

Three grooves 18 are formed at a predetermined interval d from a position of a base end side cutting edge 16 toward the base end side of an end mill body in the end mill body 11 so that the grooves ride the entire loop around the outer peripheral surface 11B in a direction orthogonal to the axial line O.例文帳に追加

基端側切刃１６の位置から、エンドミル本体基端側に向かってエンドミル本体１１に所定間隔ｄごとに３本の溝１８を軸線Ｏに直交する方向に外周面１１Ｂを１周するように形成した。 - 特許庁

The gain Kact of the material testing machine 12 becomes very large under test conditions and in this case, an amplification factor for an analog sensor signal SSa inputted to an A/D converter 32 of the digital signal processor 16 is adjusted to adjust a loop gain Klp to an optimum value.例文帳に追加

試験条件によって材料試験機１２のゲインＫact が非常に大きくなることがあり、その場合に、ディジタル信号処理装置１６のＡ／Ｄコンバータ３２へ入力するアナログセンサ信号ＳＳａの増幅率を調節することで、ループゲインＫlpを最適値に調整する。 - 特許庁

The D-class power amplifier controls the saturation of an integral control circuit or a proportional integral control circuit by an auxiliary negative feedback loop operation without using a high-capacity output breaking switch at a time of an initial state or the abnormal state.例文帳に追加

初期状態または異常状態発生時に大容量の出力遮断スイッチを使わず、補助負フィードバックループ動作によって積分制御回路または比例積分制御回路の飽和状態を抑制するＤ級パワー増幅器である。 - 特許庁

The PLL circuit is provided with a temperature sensor, an A/D converter (ADC) for converting an output signal of the temperature sensor into a digital signal, and a suppression circuit for suppressing temperature fluctuation of a PLL loop band with the output signal of the ADC.例文帳に追加

と上記ＰＬＬ回路として、温度センサーと、上記温度センサーの出力信号をデジタル信号に変換するＡＤＣと、上記ＡＤＣの出力信号によりＰＬＬループ帯域の温度変動抑制を行う抑制回路を設ける。 - 特許庁

When a plurality of peaks (3a, 3b and 3c) are detected, it is determined that there is the flatter echo, and the reverberation adding means is set so that reverberation sound of time portion corresponding to a shorter period of a detected peak interval T or delay time D of the loop may be created.例文帳に追加

複数のピーク（３ａ、３ｂ、３ｃ）が検出されたときはフラッターエコーが存在するものと判断し、検出されたピークの間隔Ｔ又は前記ループの遅延時間Ｄのうちの短い方の時間に対応する時間分の残響音を生成するように前記残響付加手段を設定する。 - 特許庁

The pulse loop circuits 2-5 are simultaneously operated in loops, and when the output value of the second counter 21 reaches a specified value Y, a conversion data output processing signal Sa is output and the output value of the first counter 20 at that time is output as A/D conversion data.例文帳に追加

パルス周回回路２〜５を同時に周回動作させ、第２カウンタ２１の出力値が規定値Ｙに達すると変換データ出力処理信号Ｓａを出力し、その時の第１カウンタ２０の出力値をＡ／Ｄ変換データとして出力する。 - 特許庁

After that, the gain of the variable gain amplifier 4 is controlled in such a manner that the signal level of a received signal RS becomes fixed on a considered level by using a feed back loop constituted of an RSSI circuit 6, a gain control circuit 7 and an D/A conversion circuit 8.例文帳に追加

その後は、ＲＳＳＩ回路６、利得制御回路７、およびＤ／Ａ変換回路８で構成されるフィードバックループによって、受信信号ＲＳの信号レベルが所定のレベルで一定となるように、可変利得増幅器４における利得が制御される。 - 特許庁

This device consists of a plurality of devices 101 to 104, used two logic lines of the ISDN line D channel packet exchange network of one line per device and is constructed so as to make the plurality of devices 101 to 104 to be constructed into one loop.例文帳に追加

複数の装置１０１〜１０４より構成され、１装置につき、１回線のＩＳＤＮ回線Ｄチャネルパケット交換網の２論理回線を使用し、構成される複数の装置１０１〜１０４が１ループ状になるように構築する。 - 特許庁

The D-A converter includes a digital processor having an input port adapted to receive an input signal and an output port coupled to an input port of an analog filter wherein the digital processor includes a feedback loop which compares a reference input voltage with a voltage provided by a digital model of the analog filter.例文帳に追加

信号が入力される入力ポートと、アナログフィルタの入力ポートに接続された出力ポートとを有するデジタルプロセッサを備え、デジタルプロセッサは、基準入力電圧をアナログフィルタのデジタルモデルからの電圧と比較するフィードバックループを備えている。 - 特許庁