「DUt」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

In the semiconductor-testing device where a plurality of DUTs are connected to one pin, a comparison result register is provided for each DUT and fail information is selectively written to the comparison result register when the corresponding DUT is active.例文帳に追加

１つのピンに複数のＤＵＴが接続される半導体試験装置において、 前記ＤＵＴ毎に比較結果レジスタが設けられ、これら比較結果レジスタには対応するＤＵＴがアクティブ状態のとき選択的にフェイル情報が書き込まれることを特徴とする。 - 特許庁

To perform high-speed data transfer by fully utilizing a burst property of collection memory in collecting fail data of DUT by memory tester.例文帳に追加

メモリテスタでＤＵＴのフェイルデータを収集する際に、収集メモリのバースト性を充分に活用して高速なデータ転送を行う。 - 特許庁

The semiconductor test device is equipped with a control means 79 which is used to test the operation of a measured semiconductor element (DUT) 40.例文帳に追加

半導体試験装置は、被測定半導体素子（ＤＵＴ）４０の動作を試験するために用いられる制御手段７９を備える。 - 特許庁

A test board 3 on which the semiconductor device DUT is mounted comprises capacitors 5 and 6 which eliminate the noise of the power supply voltage VCC.例文帳に追加

半導体装置ＤＵＴが搭載されるテスト用ボード３には、電源電圧ＶＣＣのノイズを除去するコンデンサ５，６を有している。 - 特許庁

The voltage correction of the output DUT of a sliding mode controller 21 is carried out, and a correction control amount MDUTYB is calculated (S401).例文帳に追加

スライディングモードコントローラ２１の出力ＤＵＴの電圧補正が行われ、補正制御量ＭＤＵＴＹＢが算出される（Ｓ４０１）。 - 特許庁

To perform timing adjustment of a strobe signal, on which waveform deterioration in a transmission path between a relay and a DUT is reflected.例文帳に追加

リレーとＤＵＴとの間の伝送経路による波形劣化を反映したストローブ信号のタイミング調整を行うことを目的とする。 - 特許庁

A DUT output signal is processed by a filter using information about a time location possibly generating the non-deterministic latency.例文帳に追加

本発明は、不確定的なレイテンシが発生しうる時間位置に関する情報を用い、ＤＵＴ出力信号をフィルタ処理する。 - 特許庁

The performance board 25 comprises a time voltage converter 26 for converting the period T of the output waveform of the DUT 7 into a voltage value V3.例文帳に追加

パフォマンスボード２５は、ＤＵＴ７の出力波形の周期Ｔを電圧値Ｖ３に変換する時間・電圧変換器２７を備える。 - 特許庁

A complementary emitter follower circuit 7 supplies a differential current ΔIa, a difference between the reference current I5a and reference current I6a, to a DUT.例文帳に追加

相補型エミッタフォロワ回路７は、リファレンス電流Ｉ5aとリファレンス電流Ｉ6aとの差である差電流ΔＩaをＤＵＴに供給する。 - 特許庁

The system comprises DUT simulation means which simulates the operation of the device under test, first switching means which pulls up a pin of the DUT simulation means, second switching means which pulls down the pin of the DUT simulation means, and setting determination means which turns on or off the first and second switching means on the basis of the setting of an active load of the test program and the setting of a comparator.例文帳に追加

本装置は、被試験対象の動作をシミュレーションするＤＵＴシミュレーション手段と、このＤＵＴシミュレーション手段のピンをプルアップする第１のスイッチ手段と、ＤＵＴシミュレーション手段のピンをプルダウンする第２のスイッチ手段と、テストプログラムのアクティブロードの設定及びコンパレータの設定に基づいて、第１、第２のスイッチ手段のオンまたはオフを行う設定判定手段とを備えたことを特徴とする装置である。 - 特許庁

In this semiconductor inspection device constituted so that a prescribed power source is supplied from a DPS unit comprising the power supply part having a plurality of channels to a DUT mounted on a device unit through a probe card, the DPS unit is provided with an output relay for supplying an output voltage from each power supply part to the DUT, and with another output relay for supplying it to other systems other than the DUT.例文帳に追加

複数チャンネルの電源供給部よりなるＤＰＳユニットからプローブカードを介してデバイスユニットに実装されるＤＵＴに所定の電源を供給するように構成された半導体検査装置において、前記ＤＰＳユニットに、各電源供給部の出力電圧をＤＵＴに供給する出力リレーとＤＵＴ以外の他の系統に供給する別出力リレーを設けたことを特徴とするもの。 - 特許庁

When an elastic film is arranged above the DUT secured in the socket for test, and the atmosphere in the internal space of the socket for test is discharged forcibly, and the DUT is held airtightly by tightly attaching the elastic film to the surface of the DUT, the moisture only in that space is condensed and the dew formation extremely small in quantity within a range having no impact to the test.例文帳に追加

試験用ソケットの内部に固定されるＤＵＴの上部に、伸縮性の膜を配置し、試験用ソケットの内部空間の大気を強制排出し、前記伸縮性の膜を前記ＤＵＴの表面に密着させて前記ＤＵＴを気密に保てれば、その空間内だけの水分しか凝結しないので、発生する結露は極めてわずかで試験に影響の無い範囲に収めることができる。 - 特許庁

For example, a test is performed by: mounting a device under test (DUT) on a test board TBD including loopback-wiring lines LNp1, LNn1, LNp2, and LNn2; and returning signals from differential transmission terminals TXp and TXn of the DUT to differential reception terminals RXp and RXn via the loopback-wiring lines.例文帳に追加

例えば、ループバック配線ＬＮｐ１，ＬＮｎ１，ＬＮｐ２，ＬＮｎ２を持つテスト用基板ＴＢＤ上に被テストデバイスＤＵＴを搭載し、ＤＵＴの差動送信端子ＴＸｐ，ＴＸｎからの信号をループバック配線を介して差動受信端子ＲＸｐ，ＲＸｎに戻すことでテストを行う。 - 特許庁

Test signal generating and determining parts 30, 40, and 50 generate timing signals for generating test signals to be inputted to a semiconductor device (DUT) 10, which is an object of test, output the generated timing signals to DUT interface parts 60, 70, and 80, and output the generated timing signals to a multiplexer 20.例文帳に追加

試験信号生成・判定部３０，４０，５０は、ＤＵＴ１０に対して入力される試験信号を生成するためのタイミング信号を生成してＤＵＴインターフェイス部６０，７０，８０に出力するとともに、生成したタイミング信号をマルチプレクサ２０に対して出力する。 - 特許庁

The following processing is repeated until the RSSI value has a predetermined value: i.e. predetermined data are transmitted from the module 11 to the DUT 10, the RSSI value is detected from the Ack and transmitted to the PC 12, and a gain command corresponding to the RSSI value is given to the DUT 10.例文帳に追加

ＲＳＳＩ値が所定値になるまで、基準送受信モジュール１１からＤＵＴ１０に所定データを送信し、そのＡｃｋからＲＳＳＩ値を検出してパーソナルコンピュータ１２へ伝送し、ＲＳＳＩ値に応じた利得指令値をＤＵＴ１０に与える処理を繰り返す。 - 特許庁

A computer 17 stores the results of analysis inputted from each frequency analyzing unit 84, compares the results of analysis of the power supply current analyzing device connected to the non-defective DUT with the results of analysis of another power supply current analyzing device, and detects a defective DUT.例文帳に追加

コンピュータ１７は、各周波数解析ユニット８４から入力される解析結果を記憶し、良品であるＤＵＴを接続している電源電流解析装置の解析結果と、他の電源電流解析装置の解析結果を比較して、不良であるＤＵＴを検出する。 - 特許庁

The semiconductor test device 100 measures the matching time of each DUT and performs processing calculating test efficiency values at each matching time by performing processing which takes the statistics of the distribution of the yield of DUT in a function test of a prescribed time out of multiple times.例文帳に追加

半導体試験装置１００では、複数回実行されるうちの所定回目のファンクションテストにおいて、各ＤＵＴのマッチ時間を計測し、ＤＵＴの収量の分布を統計する処理を行い各マッチ時間ごとに試験効率値を算出する処理を行う。 - 特許庁

The semiconductor tester for performing a test on a DUT which can switch transmission speed includes a timing signal frequency switching means for switching the frequency of a timing signal for performing a test in accordance with the switching of the transmission speed of the DUT.例文帳に追加

伝送速度が切り換え可能なＤＵＴの試験を行う半導体試験装置において、 前記ＤＵＴの伝送速度の切り換えに応じて、試験を行うためのタイミング信号の周波数を切り換えるタイミング信号周波数切換手段、を設けたことを特徴とするもの。 - 特許庁

The test pattern signal is further supplied from the programmable logic device 150 to a plurality of devices DUT to be tested, and output signals from the devices DUT to be tested are compared with the logical value in the programmable logic device 150, and the compared results are stored in the programmable logic device 150 as test results.例文帳に追加

テストパターン信号は、プログラマブルロジック装置１５０から、さらに複数の被試験デバイスＤＵＴに供給され、被試験デバイスＤＵＴからの出力信号は、プログラマブルロジック装置１５０で論理値と比較され、その比較結果は、試験結果として、プログラマブルロジック装置１５０に格納される。 - 特許庁

A power supply compensation circuit 20 includes a switch element which is controlled according to a control signal S_CNT, injects a compensation pulse current I_CMP into the power supply terminals P1 of the plurality of DUT 1, and/or pulls the compensation pulse current I_CMP into a different path from the plurality of DUT 1.例文帳に追加

電源補償回路２０は、制御信号Ｓ_ＣＮＴに応じて制御されるスイッチ素子を含み、補償パルス電流Ｉ_ＣＭＰを複数のＤＵＴ１の電源端子Ｐ１に注入し、および／または補償パルス電流Ｉ_ＣＭＰを複数のＤＵＴ１とは別経路に引きこむ。 - 特許庁

This apparatus includes the DUT substrate to be electrically connected to the test object and having a plurality of first contacts on a side thereof, and a connecting portion sliding on the test head and having a plurality of second contacts to be electrically connected to the first contacts of the DUT substrate.例文帳に追加

本装置は、被試験対象と電気的に接続し、側面に複数の第１接点を設けるＤＵＴ基板と、テストヘッド上をスライドし、ＤＵＴ基板の第１接点に電気的に接続する複数の第２接点を設ける接続部とを備えたことを特徴とする装置である。 - 特許庁

Wiring is executed by allocating the I/O pins of the DUT blocks A, C and D to the data signal pins of the DUTs 81, 82 and 83 by a wiring allocation section 7 and allocating the data signal pins of the DUTs 81, 82 and 83 which are not completely allocated to the I/O pins of the DUT block B.例文帳に追加

配線割り振り部７によってＤＵＴブロックＡ、Ｃ、ＤのＩ／ＯピンをＤＵＴ８_1、８_2、８_3のデータ信号ピンに割り当て、ＤＵＴブロックＡ、Ｃ、Ｄに割り振られなかったＤＵＴ８_1、８_2、８_3のデータ信号ピンをＤＵＴブロックＢのＩ／Ｏピンに振り分けて配線する。 - 特許庁

The inspection apparatus includes: a short term frequency stability measuring part 3 measuring the short term frequency stability of a DUT 2; and an operational part 4 operating the series equivalent resistance R1 of a crystal oscillator X of the DUT 2 from the measurement results of the short term frequency stability measuring part 3.例文帳に追加

ＤＵＴ２の周波数短期安定度を測定する周波数短期安定度測定部３と、周波数短期安定度測定部３の測定結果からＤＵＴ２の水晶振動子Ｘの直列等価抵抗Ｒ１を演算する演算部４と、を備えている。 - 特許庁

The interface circuit conducts comarison using the data value read from the DUT, and generates an error value for showing a comarison result in response thereto.例文帳に追加

インターフェース回路は、ＤＵＴから読み出したデータ値を使用して比較を行い、これに応答して、比較の結果を示すエラー値を生成する。 - 特許庁

A trigger specification is defined based on parts executed in an existing hardware for operating a DUT 14 and the test program.例文帳に追加

ＤＵＴ１４を動作させるための既存ハードウエアおよびテストプログラムのどの部分が実行されているかに基づいてトリガ仕様が定義される。 - 特許庁

A mixer 34 modulates a local oscillator signal LO1 of the receiver based on the IF signal to generate a test signal for a DUT.例文帳に追加

混合器３４がＩＦ信号により受信器の局部発振器信号ＬＯ１を変調して、ＤＵＴ用の試験信号を発生する。 - 特許庁

In the DUT determined as the troubled one, the power source terminal thereof is disconnected from an electric power source to be short-circuited between the power source terminal and the power source.例文帳に追加

故障と判定されたＤＵＴは、その電源端子と電源の間を開放し、その電源端子と接地端子の間を短絡する。 - 特許庁

To accurately perform testing at a high speed even when phase shift occurs in DUT due to temperature variation, power supply variation or the like.例文帳に追加

温度変動や電源変動等によりＤＵＴに位相ずれが生じたとしても、高速且つ正確に試験を行うことを目的とする。 - 特許庁

To realize a semiconductor testing device which can synchronize a high speed determination result data and Device Under Test(DUT) determination result data and display it.例文帳に追加

高速側判定結果データおよびＤＵＴ判定結果データを同期して表示することが可能な半導体試験装置を実現する。 - 特許庁

This makes it possible to reduce electrical noise components coming from the array substrate 22 toward the DUT and coming from the motivity system 34 to the circuit board 39.例文帳に追加

アレイ基板22のＤＵＴ方向およびステージ動力系34からの中継プリント配線基板39への電気的なノイズ成分を低減できる。 - 特許庁

This direct-current testing device has a power amplifying circuit 130 for supplying a current to DUT at the current application voltage measuring time.例文帳に追加

直流試験装置は、電流印加電圧測定時にＤＵＴに対して電流を供給する電力増幅回路１３０を有している。 - 特許庁

To provide a memory inspection method and memory inspection apparatus which reduces a test cost of a DUT by shortening a redundancy arithmetic processing time.例文帳に追加

リダンダンシ演算処理時間を短縮してＤＵＴのテストコストを削減できるメモリ検査方法およびメモリ検査装置を提供すること。 - 特許庁

The first lead part and the second lead part can be electrically connected with the same DUT board since they have the same layout pattern.例文帳に追加

これら第１リード部及び第２リード部は、同一の配置パターンを有するため、同一のＤＵＴボードと電気的に接続することができる。 - 特許庁

In the case that the defective DUT is detected, defective sections are detected by recursively dividing a test pattern and further performing the tests.例文帳に追加

不良であるＤＵＴが発見された場合、テストパターンを再帰的に分割して更に試験することによって、不良箇所を検出する。 - 特許庁

The output signal of variable frequency signal sources 19 and 22 is supplied to a DUT 46 via a splitter 30 and a return loss bridge 34.例文帳に追加

可変周波数信号源１９，２２の出力信号がスプリッタ３０及びリターン・ロス・ブリッジ３４を介してＤＵＴ４６に供給する。 - 特許庁

To provide a measuring apparatus of DUT comprising a measuring unit in which sensitivity to mechanical noise, e.g. sound or vibration, is reduced.例文帳に追加

音や振動といった機械的なノイズに対する感受性を低減させた測定ユニットを含むＤＵＴの測定装置を提供すること。 - 特許庁

The signal light, which transmits the object (DUT) 10 and the idler light which passes through the retarder 30 cause quantum interference with a half mirror 40.例文帳に追加

被測定物（ＤＵＴ）１０を透過した信号光および可変遅延器３０を通過したアイドラ光はハーフミラー４０により量子干渉を起す。 - 特許庁

To realize equipment for testing semiconductor device, capable of improving wave form quality, without having leakage voltage superimpose on the signal waves that has being impressed on the DUT (device under test).例文帳に追加

ＤＵＴへ印加する信号波形に漏れ電圧波形が重畳されず、波形品位の向上が可能な半導体試験装置を実現する。 - 特許庁

A measurement device 1 comprises a generator signal generating unit 2, a measured device (DUT) 3, a directional coupler 4, and a spectrum analysis executing unit 5.例文帳に追加

測定装置１は、発生器信号生成ユニット２、被測定装置（ＤＵＴ）３、方向性結合器４、およびスペクトル解析実行ユニット５からなる。 - 特許庁

The testing device 2 tests a signal S1 to be tested which is output from DUT 1 and makes the voltage level vary according to the value thereof.例文帳に追加

試験装置２は、ＤＵＴ１から出力される被試験信号Ｓ１であって、その値に応じて電圧レベルが変化する被試験信号Ｓ１を試験する。 - 特許庁

To provide an inspection method and an inspection circuit capable of inspecting a high speed semiconductor IC device (DUT) with an ordinary low speed automatic inspection device (ATE).例文帳に追加

慣用の低速自動検査装置（ＡＴＥ）により高速半導体ＩＣデバイス（ＤＵＴ）の検査を行うことのできる方法および回路を提供する。 - 特許庁

To realize a simultaneous test of a plurality of DUTs (test objects) at different test rates and to realize a parallel test of a plurality of different functions in an identical DUT.例文帳に追加

異なるテストレートでの複数のＤＵＴ（試験対象）の同時試験や、同一ＤＵＴでの複数の異なる機能別の並列試験を実現する。 - 特許庁

To provide a semiconductor tester which can perform a test on even an asynchronous DUT without changing the configuration of a timing signal generation system within the tester.例文帳に追加

装置内部のタイミング信号発生系統の構成を変更することなく、非同期形ＤＵＴの試験も行える半導体試験装置を提供すること。 - 特許庁

The semiconductor testing apparatus 10 has a fail memory 15 for storing information on the fail data FD for indicating pass/fail obtained by testing a DUT 20.例文帳に追加

半導体試験装置１０は、ＤＵＴ２０を試験して得られるパス／フェイルを示すフェイルデータＦＤ情報を記憶するフェイルメモリ１５を備える。 - 特許庁

A control circuit 25 supplies a control signal CS1 for designating the set voltage of a DUT 9 to a control circuit 5 as a control signal CS8.例文帳に追加

制御回路２５は、ＤＵＴ９の設定電圧を指定する制御信号ＣＳ１を、制御信号ＣＳ８として制御回路５に供給する。 - 特許庁