「DUt」に関連した英語例文の一覧と使い方(8ページ目) - Weblio英語例文検索

A measuring device 1 is connected to the TF 3 by a signal cable 5, and measures a characteristic of the TF 3 and a characteristic in the state where the DUT 4 is loaded thereon, and outputs each S parameter to a processing device 2.例文帳に追加

測定器１は、ＴＦ３と信号ケーブル５で接続されており、ＴＦ３の特性、及びＤＵＴ４を搭載した状態の特性を測定し、各Ｓパラメータを処理装置２に出力する。 - 特許庁

In this case, I/O pins 201 of the auxiliary inspection apparatus 200 corresponding to the I/O pins 51 of the DUT 50 to be inspected are connected via a through hole 33 of the socket board 30 in a one-to-one relationship.例文帳に追加

このとき、被検査装置５０の入出力ピン５１に対応した補助検査装置２００の入出力ピン２０１をソケットボード３０のスルーホール３３を介して一対一で接続する。 - 特許庁

The semiconductor testing device sets high-level and low-level signals, which a driver 2 inputs to the DUT 4 by adjustment DA converters 15 and 16, to a high level for adjustment and a low level for adjustment, respectively.例文帳に追加

半導体試験装置は、その調整用ＤＡコンバータ１５、１６によりドライバ２がＤＵＴ４に入力するハイレベル、ローレベルの信号を、それぞれ調整用ハイレベル、調整用ローレベルに設定する。 - 特許庁

A program memory section 24 is prepared in a pattern generator generating testing patterns and one of a plurality of memory sections prepared in the semiconductor testing device to memorize test conditions of DUT.例文帳に追加

プログラムメモリ部２４は、試験パターンを生成するパターンジェネレータに設けられており、ＤＵＴの試験条件を記憶するために半導体試験装置に複数設けられているメモリ部等の１つである。 - 特許庁

Measurement units 11-14 are respectively connected to specific ones of pins provided in a semiconductor integrated circuit (DUT) 30 and measure current values obtained when a prescribed voltage is impressed.例文帳に追加

計測ユニット１１〜１４は、半導体集積回路（ＤＵＴ）３０に複数設けられたピンの内の特定のピンに接続され、所定値の電圧を印加したときに得られる電流値を測定する。 - 特許庁

The layouts for DUT (device under test) formed on a semiconductor wafer for wafer tests include a first array DUT102, and a first pad set 104 formed adjacent to the first array.例文帳に追加

ウェハ・テスト用の半導体ウェハ上に形成されるＤＵＴ（被試験デバイス）用のレイアウトは、第１のアレイのＤＵＴ(102)と、その第１のアレイに隣接して形成された第１のパッド・セット(104)とを含んでいる。 - 特許庁

To provide a voltage-applied current measuring circuit capable of reducing a voltage drop, a leakage current or spike by a changeover switch generated when applying a voltage to a DUT, and simplifying a current measuring circuit.例文帳に追加

ＤＵＴへの電圧印加の際に生じる切換スイッチによる電圧降下、漏れ電流、スパイクを軽減し、電流測定回路を簡略化することのできる電圧印加電流測定回路を提供する。 - 特許庁

A signal driven by the main driver MDR1 is synthesized with a signal driven by the sub-driver SDR1 by a node N3, and the synthesized signal is used as a test signal for the element (DUT) 2 to be tested.例文帳に追加

メインドライバＭＤＲ１でドライブされた信号とサブドライバＳＤＲ１でドライブされた信号がノードＮ３で合成され、合成された信号が被試験素子（ＤＵＴ）２の試験信号となる。 - 特許庁

To provide a semiconductor integrated circuit device which can accurately correct skew at a DUT end, enabling complete skew for calibrating an input signal/output signal to all pins to be skew calibrated of a DUT and further confirm the timing accuracy of the input signal from a semiconductor testing unit, in a state in which the integrated circuit device is actually tested by the testing unit.例文帳に追加

ＤＵＴ端でのスキューを正確に補正可能とし、ＤＵＴのスキュー・キャリブレーション実施対象となる全ピンに対して入力信号／出力信号ともに完全なスキュー・キャリブレーションを可能とし、更に実際に半導体試験装置でテストをしている状態で半導体試験装置からの入力信号のタイミング精度の確認も可能とする半導体集積回路装置を提供する。 - 特許庁

To achieve electrical connection and incidence of light having a large numerical aperture even to a miniaturized or surface mounted DUT by using an optical material having a large diameter that passes through a light as a member that pushes DUT to a stage, thereby allowing to use without being limited by the reduction of light quantity or size of a light source and to measure electric characteristics and optical characteristics and to perform external observation.例文帳に追加

ＤＵＴをステージに押し付ける部材に、光を透過させる口径の大きい光学材料を用いることにより、小型化あるいや表面実装化されたＤＵＴに対しても、電気的接続をとるとともに、開口数の大きい光を入射することができ、光量の低下や光源のサイズに制限なく用いることが可能となり、電気的特性、光特性の測定や外観観察を行うことができる。 - 特許庁

This device comprises: a laser source; a moving mechanism for performing relative movement between a laser beam and the DUT; a signal collecting mechanism including a photo detector for collecting modulated laser beams reflected from the DUT and a suitable electronic circuit; and a display mechanism for displaying spatial modulation map formed by modulates laser beams collected on the selected region of an IC within a selected period.例文帳に追加

この装置は、レーザー源、レーザービームとＤＵＴとの間の相対移動を行う移動メカニズム、ＤＵＴから反射した変調レーザー光を集光するための光検出器及び適切な電子回路を含む信号捕集メカニズム、及び選択した時間中にＩＣの選択領域上で集光した変調レーザー光から成る空間変調マップを表示するための表示メカニズムを具えている。 - 特許庁

This device has an extraction means which extract parameter data to be used for an analog test model from the test program, and an analog simulation means which performs simulation using an analog DUT model for simulation of operations of the analog circuit of the test object and an analog test model connected to the analog DUT model for simulation of operations of an analog test part to be used for the analog test of the tester.例文帳に追加

本装置は、テストプログラムからアナログ試験モデルに用いるパラメータデータを抽出する抽出手段と、被試験対象のアナログ回路の動作をシミュレーションするアナログＤＵＴモデル、このアナログＤＵＴモデルに接続し、テスタのアナログ試験に用いるアナログ試験部の動作をシミュレーションするアナログ試験モデルを用いて、シミュレーションを行うアナログシミュレーション手段とを有することを特徴とする装置である。 - 特許庁

A semiconductor test apparatus for testing a DUT 1 includes a tester section 2 provided with a plurality of test channels to be connected to the DUT 1 for testing, and a tester control section 3 provided with a hardware control section 21 for switching a connection to an unused and normal one of the test channels connectible to a faulty test channel when any one of the test channels becomes faulty.例文帳に追加

ＤＵＴ１の試験を行うための半導体試験装置であって、ＤＵＴ１に接続して試験を行うためのテストチャネルを複数備えるテスタ部２と、テストチャネルのうち何れかのテストチャネルが故障したときに、故障したテストチャネルに接続可能なテストチャネルのうち未使用且つ正常なテストチャネルに接続を切り替える制御を行うハードウェア制御部２１を備えるテスタ管理部３とを備えている。 - 特許庁

As a further exception, when noise generated from the DC-DC converter 36 is more remarkable than cabin noise, the PWM system is not switched to the PFM system regardless of the duty ratio DUT (step S16).例文帳に追加

さらなる例外として、ＤＣ／ＤＣコンバータ３６から発生する騒音が、車室内騒音より目立つ場合には、デューティ比ＤＵＴにかかわらず、ＰＷＭ方式からＰＦＭ方式に切り替えない（ステップＳ１６）。 - 特許庁

The semiconductor test apparatus 1 is equipped with a test apparatus main unit 10 which carries out a test of a DUT 30, and a terminal device 20 including a display section 26 for displaying a test result obtained by the test apparatus main unit 10.例文帳に追加

半導体試験装置１は、ＤＵＴ３０の試験を行う試験装置本体１０と、試験装置本体１０で得られた試験結果を表示する表示部２６を有する端末装置２０とを備える。 - 特許庁

A power supply voltage monitor circuit 120 monitors the level of a power supply voltage (EV) supplied for an LSI (DUT) 110 to be inspected at all times and provides a test enable circuit 130 with a signal S1 indicating results of the monitoring.例文帳に追加

電源電圧モニタ回路１２０が、検査対象のＬＳＩ（ＤＵＴ）１１０に供給される電源電圧（ＥＶ）のレベルを常時、モニタリングし、モニタリング結果を示す信号Ｓ１をテストイネーブル回路１３０に与える。 - 特許庁

An integrated testing apparatus includes an AC testing machine 16 and a DC testing machine 17, and a DUT pedestal 22 and an AC test circuit section 24 are disposed with an intermediate electrode plate 20 between them so as to be vertically lifted/lowered.例文帳に追加

統合試験装置は、ＡＣ試験機１６とＤＣ試験機１７が設けられ、中間電極板２０を挟んで、ＤＵＴ載置台２２とＡＣ試験回路部２４が上下方向に昇降可能に配置される。 - 特許庁

When the test pattern is input to the input terminal, an expected value expected to be output from the output terminal is output to determine whether the each DUT is troubled or not, using the expected value.例文帳に追加

入力端子にテストパターンが入力された場合に出力端子から出力されると期待される期待値を出力し、この期待値を利用して個々のＤＵＴが故障しているか否かを判定する。 - 特許庁

A temporal waveform of the stress voltage Vs is an iterative waveform with a constant period and the temporal waveform assuming temporal variation of optical distance as a sinusoidal undulance inside the silicon substrate 17a due to exothermic heat of the DUT 17.例文帳に追加

ストレス電圧Ｖｓの時間波形は、一定周期の繰り返し波形であって、ＤＵＴ１７の発熱によるシリコン基板１７ａ内部の光学的距離の時間変化を正弦波状とする時間波形である。 - 特許庁

This simulation system includes: a test result database storing test result data set with an output result of a tested device (DUT) model to a prescribed test item; and a framework operating the test plan program.例文帳に追加

シミュレーションシステムは、所定のテスト項目に対する被試験デバイス（ＤＵＴ）モデルの出力結果を設定した試験結果データを格納する試験結果データベースと、テストプランプログラムを動作させるフレームワークとを備える。 - 特許庁

To provide a semiconductor test device which can perform a device test for a shorter time by applying a bank memory provided in an AFM and being not used and storing fall information from a DUT.例文帳に追加

ＡＦＭ内に備える使用されていなかったバンクメモリを適用して、ＤＵＴからのフェイル情報を格納させることで、より短時間にデバイス試験が実施可能な半導体試験装置、及び試験方法を提供する。 - 特許庁

In response to it, the parallel testing devices 2-1 to 2-N execute the parallel testing programs P-1 to P-N and perform testing processing to a DUT 4 by measuring devices 3-1 to 3-N.例文帳に追加

これに応答して、並列試験装置２−１〜２−Ｎはそれぞれ、並列試験プログラムＰ−１〜Ｐ−Ｎを実行して、計測用装置３−１〜３−Ｎを用いてＤＵＴ４に対する試験処理を行う。 - 特許庁

The tester channel employs feedback to automatically adjust the test signal voltage to compensate for affects of faults at any of the DUT terminals to prevent the faults from substantially affecting the test signal voltage.例文帳に追加

該テスタチャネルは、フィードバックを使用して、ＤＵＴ端子の何れかにおける故障の影響を補償するようテスト信号電圧を自動的に調節して、該故障がテスト信号電圧に大きく影響するのを防止する。 - 特許庁

To provide an IC socket, which can be used in common for both surface side and reverse side of an IC chip in inspection thereof, and connected to a common DUT board for both the surface side and the reverse side.例文帳に追加

ＩＣチップの検査を行う場合に、表面及び裏面の両面について共通して用いることができ、更に、表面及び裏面の両面について共通のＤＵＴボードに接続することが可能である。 - 特許庁

In the case of measuring the harmonics of a semiconductor device DUT, a contact of a switching means 10 is controlled in such a way as to switch to the side of a frequency multiplication mixing means 11 by a control signal from a processing device 2.例文帳に追加

半導体デバイスＤＵＴの高調波測定を行う場合、処理装置２からの制御信号により、切替手段１０の接点が周波数てい倍混合手段１１側に切替制御される。 - 特許庁

Each band-pass filter of the DUT tested device board 3 selects signals having different frequencies each from the multitone signal outputted from the AWG 11 of the tester 1 and supplies them to the input terminals of the LSI 2, respectively.例文帳に追加

ＤＵＴボード３の各帯域フィルタは、テスタ１のＡＷＧ１１から出力されるマルチトーン信号から各々異なる周波数の信号を選択し、前記ＬＳＩ２の入力端子にそれぞれ供給する。 - 特許庁

To provide a test system for a semiconductor integrated circuit which can respond to a single test or a multitest of a DUT regardless of its pin number, and can reduce a time loss at the multitest by maximally improving utilization efficiency of tester resources.例文帳に追加

ピン数に拘わらずＤＵＴの単一或いはマルチテストに対応可能で、テスタリソースの利用効率を最大限に高めてマルチテスト時の時間ロスを低減可能な半導体集積回路テストシステムを提供する。 - 特許庁

A memory tester 101 informs size of DUT to an analysis server 104 after the end of test (step S301), and performs buffering of fail bit data stored in a fail memory and extraction of fail information (step S302).例文帳に追加

メモリテスタ１０１は、試験終了後にＤＵＴのサイズを解析サーバ１０４に通知し（ステップＳ３０１）、フェイルメモリに記憶されたフェイルビットデータのバッファリング及びフェイル情報の抽出を行う（ステップＳ３０２）。 - 特許庁

An output signal being output from the test device DUT is attenuated steeply in a frequency band of a carrier component by the filter 10, whereby only a signal having a frequency band to be measured is output to the digitizer 7.例文帳に追加

テストデバイスＤＵＴから出力された出力信号は、フィルタ１０によってキャリア成分の周波数帯が急峻に減衰され、測定する周波数帯域の信号のみがデジタイザ７に出力される。 - 特許庁

To provide a semiconductor testing apparatus which can perform a test with high precision, without causing decreases in testing accuracy, even when performing a test of a DUT having different clock delays for each application of a test signal.例文帳に追加

試験信号を印加する度にクロック遅延が異なるＤＵＴを試験する場合であっても、試験精度の低下を招くことなく高い精度で試験を行うことができる半導体試験装置を提供する。 - 特許庁

To provide a semiconductor test method and a semiconductor testing device capable of determining propriety of each level and timing of differential signals Pos and NegPos individually, relative to DUT having a differential output Pos/Neg.例文帳に追加

差動出力Ｐｏｓ／Ｎｅｇを有するＤＵＴについて、差動信号ＰｏｓとＮｅｇＰｏｓのレベルとタイミングの良否を個別に判定できる半導体試験方法および半導体試験装置を提供すること。 - 特許庁

The semiconductor testing device 1 includes a testing device body 10 for testing a DUT 40, and a signal waveform display device 20 for displaying a signal waveform acquired by a test performed by the testing device body 10.例文帳に追加

半導体試験装置１は、ＤＵＴ４０の試験を行う試験装置本体１０と、試験装置本体１０によって行われた試験で得られた信号の波形を表示する信号波形表示装置２０とを備える。 - 特許庁

To provide a test method for a semiconductor test device realizing an efficient device test method without testing doubly an address region already tested, in simultaneous measurement of plural DUT(device to be tested) utilizing a matched mode function.例文帳に追加

マッチモード機能を利用した複数ＤＵＴの同時測定において、試験済のアドレス領域を重複試験しないで効率的なデバイス試験方法を実現する半導体試験装置の試験方法を提供する。 - 特許庁

To provide a listener architecture which allows DUT to directly communicate with a 1st usable listener on a LAN without reference to whether or not the listener is put in a sequential list.例文帳に追加

本発明は、順次のリストにそのリスナーが入っているか否かに関係なく、ＤＵＴがＬＡＮ上の第１の利用できるリスナーと直接通信することを許容するリスナーアーキテクチャを提供することを目的とする。 - 特許庁

In this semiconductor testing device constituted so that input terminals of the plurality of DUTs are connected in parallel, and that a test signal is applied thereto simultaneously, the plurality of DUTs are mounted on a common DUT interface board, and a wiring pattern distributed in the branched state to the plurality of DUTs is branched at one branch point, and formed so that each length from the branch point to each DUT point is set to be equal.例文帳に追加

複数のＤＵＴの入力端子を並列接続して試験信号を同時に印加するように構成された半導体試験装置において、 前記複数のＤＵＴは共通のＤＵＴインタフェースボードに実装され、前記複数のＤＵＴに分岐配線する配線パターンは１箇所の分岐点で分岐され、この分岐点から各ＤＵＴ点までが等しい長さになるように形成されていることを特徴とするもの。 - 特許庁

In a semiconductor inspection apparatus having a loop counter counting a loop count of loop instructions for generating a pattern address to be given to pin electronics for DUT testing and the fail memory for storing information related to DUT pass/fail, the fail memory stores necessary information only when count output data of the loop counter change in an all trace mode which captures respective data in all inspection cycles.例文帳に追加

ＤＵＴのテストのためにピンエレクトロニクスに与えるパターンアドレスを発生するためのループ命令のループ回数をカウントするループ回数カウンタと、ＤＵＴのパス／フェイルに関する情報を格納するフェイルメモリを有する半導体検査装置において、前記フェイルメモリは、全ての検査サイクルで各データを取り込むオールトレースモード設定状態では、前記ループ回数カウンタのカウント出力データが変化した時にだけ必要な情報を格納することを特徴とするもの。 - 特許庁

A test for an object to be tested using a tester provides improvement to a tester simulation device for simulating by a DUT model for simulating operation of the object and a test model for simulating operation of a tester.例文帳に追加

本発明は、被試験対象のテスタによる試験を、被試験対象の動作をシミュレーションするＤＵＴモデルと、テスタの動作をシミュレーションするテスタモデルとによりシミュレーションを行うテスタシミュレーション装置に改良を加えたものである。 - 特許庁

A power supply circuit 4 provided on a semiconductor tester 2 generates a power supply voltage VCC, which is supplied to a semiconductor device DUT as an operation power supply, and a power supply voltage VCC1 whose voltage level is approximately the same as that of the power supply voltage VCC.例文帳に追加

半導体テスタ２に設けられた電源回路４は、動作電源として半導体装置ＤＵＴに供給する電源電圧ＶＣＣ、電源電圧ＶＣＣと略同じ電圧レベルの電源電圧ＶＣＣ１を生成する。 - 特許庁

To solve a problem that when transmitting a test pattern from an LSI tester in the LSI tester or an LSI tester simulation model, which range of an address area in a DUT memory is accessed can not be known and a defect of the test pattern cannot be previously detected.例文帳に追加

ＬＳＩテスタ又はＬＳＩテスタシミュレーションモデルでは、ＬＳＩテスタ側からテストパターンを送信する際に、ＤＵＴメモリのどの範囲のアドレス領域をアクセスしたかを知ることはできず、テストパターンの不備を事前に検出できない。 - 特許庁

A compensation control circuit 52 receives the notification signal S4 from the DUT 1, and outputs the control signal S_CNT which is a signal for controlling the switch element and based on at least the notification signal S4 to the power supply compensation circuit 20.例文帳に追加

補償制御回路５２は、ＤＵＴ１から通知信号Ｓ４を受け、スイッチ素子を制御するための信号であって、少なくとも通知信号Ｓ４にもとづいている制御信号Ｓ_ＣＮＴを、電源補償回路２０に出力する。 - 特許庁

The semiconductor testing device can vary the speed of the pattern to be applied to the DUT, and is provided with a selection means for selecting either pattern data output from a data memory or an output signal fed back just before.例文帳に追加

ＤＵＴに与えるパターンの速度を可変できる半導体試験装置であって、データメモリから出力されるパターンデータとフィードバックされた直前の出力信号のどちらか一方を選択する選択手段を設けた。 - 特許庁

A heater power limiting part 44 controls the heaters 62 to limit the electric power consumptions thereof in response to various kinds of DUTs 32 so as to make total electric power of the electric power consumptions of the DUT 32 and the electric power consumptions of the heaters 62 constant.例文帳に追加

ヒータ電力制限部４４は、ＤＵＴ３２の消費電力とヒータ６２の消費電力との総電力が一定になるように各種のＤＵＴ３２に対応してヒータ６２の消費電力を制限する制御を行う。 - 特許庁

In this case, when the RESET signal is energized, the MONITOR-mode chips 110A to 110B reports the debug bus 140 that an enable signal is generated and the DUT-mode debug chip 110C that the debug bus of its CODEC is enabled.例文帳に追加

このチップは更にデバッグバスを含み、このデバッグバスはこのチップと他方のチップとが相補的なモードとなっている間にこれらチップをパラレルに作動させることができる信号を送ることができるよう、他の同じチップに接続可能である。 - 特許庁

A driver circuit 200 transmits a signal SGO generated by a signal level generation circuit 100 to a measurement object circuit DUT 140 through a circuit 150 (pre-buffer circuit) which drives an output buffer circuit 110 by driving a transmission line 120 with the output buffer circuit 110.例文帳に追加

ドライバ回路200は信号レベル発生回路100により発生した信号SGOを出力バッファ回路110を駆動する回路150(プリバッファ回路)を介し、出力バッファ回路110により伝送線路120を駆動することで測定対象回路DUT140に伝える。 - 特許庁

To provide a semiconductor-testing apparatus for generating a pulse (application waveform or the like) at a different period without using a number of timing memories for storing a timing set to a DUT having a plurality of ports of a different period (frequency).例文帳に追加

周期（周波数）の異なる複数ポートを持つＤＵＴに対して、タイミングセットを格納するタイミングメモリを多数使用することなく、異なる周期のパルス（印加波形等）が発生可能な半導体試験装置を提供する。 - 特許庁