「DUt」に関連した英語例文の一覧と使い方(7ページ目) - Weblio英語例文検索

To provide an economical semiconductor testing device which can obtain a higher degree of freedom than in conventional techniques and which can easily deal with a device under test (DUT) using an asynchronous signal.例文帳に追加

従来技術よりも高い自由度が得られ、非同期の信号を用いるＤＵＴにも容易に対処することができる経済的な半導体試験装置を提供する。 - 特許庁

These minimum and maximum envelope values function, respectively, as a starting point for deriving the mode spectrum of at least one optical characteristics in principal state of polarization of the DUT.例文帳に追加

これらの最小および最大エンベロープ値は、ＤＵＴのＰＳＰの少なくとも１つの光学特性のモードスペクトルを導出するための出発点として機能する。 - 特許庁

A function test circuit 21 in the burn-in device 200 is mounted on a burn-in board 30, and specifies a plurality of devices to be inspected DUT operated normally.例文帳に追加

バーンイン装置２００内のファンクションテスト回路２１はバーンインボード３０上に実装され、かつ正常に動作する複数の被検査デバイスＤＵＴを特定する。 - 特許庁

To realize an IC tester and a DUT card that can test an image activating driver with a test time suppressed without various kinds of limitations.例文帳に追加

各種制限を受けずに、試験時間の増加を抑えて、映像駆動ドライバの試験を行うことができるＩＣテスタ及びＤＵＴカードを実現することを目的にする。 - 特許庁

The semiconductor tester having a termination function for terminating a DUT output signal outputted from an IC pin in a device to be tested has a load current reducing means for reducing a load current flowing to a terminating resistor corresponding to the current drive capacity of the output end of DUT to a prescribed value.例文帳に追加

被試験デバイスのＩＣピンから出力されるＤＵＴ出力信号を所定の終端抵抗で終端する終端機能を備える半導体試験装置において、ＤＵＴの出力端の電流駆動能力に対応して終端抵抗に流れる負荷電流を所定に低減する負荷電流低減手段を備える、半導体試験装置。 - 特許庁

This apparatus is characterized by having a DUT (device under test) simulation means for simulating behaviors of the tested object, a tester simulation means for simulating behaviors of the tester based on a test program, and a delay simulation means for delaying behaviors of transferring signals, by a certain amount of delay, between the DUT simulation means and the tester simulation means.例文帳に追加

本装置は、被試験対象の動作をシミュレーションするＤＵＴシミュレーション手段と、テストプログラムに基づいて、テスタの動作をシミュレーションするテスタシミュレーション手段と、ＤＵＴシミュレーション手段とテスタシミュレーション手段との信号授受の動作を、遅延量により遅延させる遅延シミュレーション手段とを有することを特徴とする装置である。 - 特許庁

The semiconductor testing device which tests a DUT by using test patterns outputted from a memory storing DUT test patterns is provided with a memory control part which divides the memory into a plurality of areas, moves test patterns stored in undiagnosed areas to diagnosed areas and then diagnoses the undiagnosed areas.例文帳に追加

ＤＵＴの試験パターンが格納されているメモリから出力される試験パターンを用いてＤＵＴの試験を行う半導体試験装置において、メモリを複数のエリアに分割し、このエリアのうち未診断エリアに格納されている試験パターンを診断済みエリアに移動させた後に未診断エリアを診断するメモリ制御部を備える。 - 特許庁

In this semiconductor testing apparatus constituted so as to perform operation processing of measurement data of a DUT by the DSP, a measuring file storage means for collecting and storing the measurement data of the DUT is provided in the DSP, and debugging of the DSP is carried out, based on the measurement data stored in the measuring file storage means.例文帳に追加

ＤＳＰでＤＵＴの測定データの演算処理を行うように構成された半導体試験装置において、前記ＤＳＰに前記ＤＵＴの測定データを収集格納する測定ファイル格納手段を設け、この測定ファイル格納手段に格納された測定データに基づき前記ＤＳＰのデバッグを行うことを特徴とするもの。 - 特許庁

This semiconductor test system comprises a pattern memory storing the pattern data for generating a test pattern for a DUT(device under test) test, a DUT output signal evaluating means comparing an output signal with an expected signal and generating fail data when a noncoincidence occurs, the data fail memory storing the fail data caused by the noncoincidence, and a compressing means compressing the fail data.例文帳に追加

ＤＵＴテスト用のテストパターンを生成するためのパターンデータを格納するパターンメモリと、出力信号と期待信号を比較し、不一致があった場合にフェイルデータを発生するＤＵＴ出力信号の評価手段と、不一致に起因するフェイルデータを格納するデータフェイルメモリと、フェイルデータを圧縮する圧縮手段とにより構成される。 - 特許庁

While the two memories 7 and 8 are alternatively switched by the multiplexers 5 and 6, the defect information of a memory (DUT) 10 to be tested detected by a logic comparator 3 is alternatively written.例文帳に追加

マルチプレクサ５、６で２個の不良解析メモリ７、８を交互に切換えて、論理比較器３で検出した被試験メモリ（ＤＵＴ）１０の不良情報を交互に書き込んでいく。 - 特許庁

The system has multiple paths in the synchronization circuitry that allows responses from several devices under test (DUT) to be synchronized with each other, and the test can be executed simultaneously.例文帳に追加

上記のシステムは、同期回路内に多数の経路を有し、同期回路によって、いくつかの被検査デバイスＤＵＴからの応答が互いに同期し、検査が同時に実行されるようになる。 - 特許庁

A main viewer making section 80 makes a main viewer window including a table of a test result of each DUT based on this reduction logical data, and displays it on a display device 94.例文帳に追加

メインビューア作成部８０は、この縮小ロジカルデータに基づいて、ＤＵＴ毎の試験結果の一覧表示を含むメインビューア・ウインドウを作成して、表示装置９４に表示する。 - 特許庁

To improve the number of simultaneous measurements of devices to be measured (DUTs) and to improve the efficiency of tests even if the number of signal pins of the DUTs exceeds the number of tester pins of DUT blocks.例文帳に追加

被測定デバイス（ＤＵＴ）の信号ピン数がＤＵＴブロックのテスタピン数を上回っている場合でも、ＤＵＴの同時測定数を向上させ、試験の効率化を図る。 - 特許庁

A test device 2 tests a DUT 1 having at least one input/output terminal, a power supply plane and a plurality of power supply terminals P1 commonly connected to the power supply plane.例文帳に追加

試験装置２は、少なくともひとつの入出力端子と、電源プレインおよびそれに共通に接続される複数の電源端子Ｐ１を有するＤＵＴ１を試験する。 - 特許庁

The test apparatus main unit 10 makes a pass-fail determination while gradually changing a timing and a voltage of a test signal to be applied to the DUT 30, and can acquire its determination result (shmoo data).例文帳に追加

試験装置本体１０は、ＤＵＴ３０に印加する試験信号の電圧とタイミングとを段階的に変化させつつパス・フェイルを判定し、その判定結果（シュムデータ）を取得可能である。 - 特許庁

To provide a semiconductor testing device capable of achieving self-diagnosis function in a state where a DUT is connected to the testing device, without greatly increasing a substrate surface or component cost.例文帳に追加

基板面積や部品コストを大幅に増大させることなく、試験装置にＤＵＴを接続させたまま自己診断機能を実現することのできる半導体試験装置を提供する。 - 特許庁

A test apparatus to be an object of calibration includes a socket board 32 with a plurality of connector pins Ps to which a DUT is fixed directly or indirectly during a period of testing.例文帳に追加

キャリブレーションの対称となる試験装置は、試験時においてＤＵＴが直接的または間接的に装着される複数のコネクタピンＰｓを有するソケットボード３２を備える。 - 特許庁

During a series of test pattern cycles, scanning with a probe pulse 609 of the test pattern is performed so that it is vertical to an equivalent time sampling for re- configuration of DUT waveform.例文帳に追加

一連のテストパターンサイクルの期間中にテストパターンのプローブパルス６０９による走査をＤＵＴ波形の再構成のために等価時間サンプリングと垂直になるように行う。 - 特許庁

A non-defective DUT is connected to any power supply current analyzing device among n-pieces of power supply current analyzing devices 1 to perform tests in the semiconductor testing apparatus 100.例文帳に追加

半導体試験装置１００において、ｎ個ある電源電流解析装置１１のうち、何れかの電源電流解析装置に良品であるＤＵＴを接続して試験を実行する。 - 特許庁

To provide a characteristic inspecting device for a resin sealed semiconductor device at a low price, capable of surely holding DUT in a designated position and including a holding mechanism having a long-life measuring terminal.例文帳に追加

ＤＵＴを所定位置で確実に把持し、かつ、長寿命の測定端子を有する把持機構を備えた樹脂封止型半導体素子の特性検査装置を安価に提供すること。 - 特許庁

To provide an event type test system reducing size of memory by compressing and storing event data for generating an event to be used for a test of a tested semiconductor device (DUT).例文帳に追加

被試験半導体デバイス（ＤＵＴ）の試験に使用するイベントを生成するためのイベントデータを圧縮して格納することによりメモリのサイズを減少させるイベント型テストシステムを提供する。 - 特許庁

This IC test system 21 is composed of an IC tester 23 performing the measurement processing, and a performance board 25 capable of installing the measurement environment corresponding to a DUT 7, for example, the specific load and the like.例文帳に追加

ＩＣテストシステム２１は、測定処理を行うＩＣテスタ２３と、ＤＵＴ７にあわせた測定環境、例えば特有の負荷等を設けることができるパフォマンスボード２５からなる。 - 特許庁

The controller 11 performs a predetermined control, concerning the physical pins that are to be electrically connected to pins which the DUT 40 has, by using logic pin information to identify the physical pins.例文帳に追加

制御装置１１は、ＤＵＴ４０が備えるピンに対して電気的に接続される物理ピンを、論理ピン情報を用いて特定して物理ピンに関する所定の制御を行う。 - 特許庁

A first D/A converter 26 supplies a power-supply signal S1, obtained by digital/analog converting the control value S4, to the power-supply terminal P1 of the DUT 1 via a power-supply line 4.例文帳に追加

第１Ｄ／Ａコンバータ２６は、制御値Ｓ４をデジタル／アナログ変換して得られるアナログの電源信号Ｓ１を、電源ライン４を介してＤＵＴ１の電源端子Ｐ１に供給する。 - 特許庁

To realize an optional waveform generator capable of reducing loss of optional waveform signals generating on transmission lines to DUT easily with lower cost.例文帳に追加

本発明の目的は、ＤＵＴに至るまでの伝送路により生じる任意波形信号の損失を、わずかなコストで容易に低減することのできる、任意波形発生器を実現することである。 - 特許庁

Thus, even in the case that the number of the same measurement L is increased, an increase in the number of the pins of the tester 30 can be settled without being proportioned with the number K of the DUT side output appropriable terminals.例文帳に追加

このため、同測数Ｌを増加させた場合であってもテスタ３０のピン数の増加をＤＵＴ側の出力専用端子の数Ｋに比例させずに済むことができる。 - 特許庁

A plurality of testing circuits for the skew calibration are contained per one signal pin in the DUT (semiconductor integrated circuit device to be measured), and the skew can be corrected accurately.例文帳に追加

ＤＵＴ（被測定半導体集積回路装置）の内部にスキューキャリブレーション用テスト回路を１信号ピン当たり複数内蔵してＤＵＴ端でのスキューを正確に補正可能とする。 - 特許庁

Accordingly, the DUT 10 can be not only accurately positioned but the tool 120 can be returned rapidly and safely to a reference position by using the design of a slide rail and a stopper.例文帳に追加

従って、ＤＵＴ１０は精確に位置決められるだけではなく、治具１２０は滑りレールとストッパとの設計を用い迅速及び安全に参考位置に戻ることができる。 - 特許庁

To provide a semiconductor testing device capable of using a matching detection function, even when connected so that DUT performs signal transmission and receiving with a plurality of PE cards.例文帳に追加

ＤＵＴが複数のＰＥカードとの間で信号の授受を行うように接続されている場合であってもマッチ検出機能を使用できる半導体試験装置を提供すること。 - 特許庁

The RSSI value detected by the module 11 is transmitted to a personal computer (PC) 12 via a LAN cable 13, and a gain command value is given from the PC 12 to the DUT 10.例文帳に追加

基準送受信モジュール１１で検出されたＲＳＳＩ値をＬＡＮケーブル１３経由でパーソナルコンピュータ１２へ伝送し、パーソナルコンピュータ１２からＤＵＴ１０へ利得指令値を与える。 - 特許庁

The LSI tester 8 compares the total current measured by the current measurement circuit 4 with the normal value of the total current of every operation block measured by the current measurement circuit 4, for the acceptable sample which is previously confirmed that having the same function with the DUT 1, in place of the DUT 1.例文帳に追加

ＬＳＩテスタ８は、この電流測定回路４で測定された電流量の総和を、前記所定の動作パターン信号の入力で正常に動作することが予め確認されているＤＵＴ１と同一機能を持った良品サンプルをＤＵＴ１の代わりにして、電流測定回路４で測定された動作ブロックごとの電流量の総和の正常値と比較する。 - 特許庁

In the semiconductor testing device for logically comparing the plurality of outputs of a DUT with each expected value at the same timing and testing them, a solving means is provided with a latch means to latch and output the plurality of output of the DUT, a multiplexeer means for receiving the latched outputs and selectively output them, and a logical comparison means to logically compare the selected output with the expected value.例文帳に追加

ＤＵＴの複数出力と、各期待値とを同一タイミングで論理比較して試験する半導体試験装置において、ＤＵＴの複数出力をそれぞれラッチ出力するラッチ手段と、該ラッチ出力を受けて選択出力するマルチプレクサ手段と、該選択出力と期待値とを論理比較する論理比較手段とを設けた解決手段。 - 特許庁

In the semiconductor element evaluation device 10 for performing a dynamic characteristic test of a semiconductor element having an insulated gate as a DUT 11, the dynamic characteristic test is performed while increasing in stages a current flowing between electrodes terminals of the DUT 11, and just after a short circuit occurs between the electrode terminals the dynamic characteristic test is stopped automatically.例文帳に追加

絶縁ゲートを有した半導体素子をＤＵＴ１１として、その動特性試験を行う半導体素子評価装置１０において、ＤＵＴ１１の電極端子間に流れる電流を段階状に増加させながら動特性試験を行い、電極端子間に短絡が発生した直後に動特性試験を自動的に停止する半導体素子評価装置１０が提供される。 - 特許庁

Even if the DUT 1 becomes faulty, the apparatus can terminate processing by switching from the faulty test channel to the unused and normal test channel and conduct a test without a recovery process.例文帳に追加

ＤＵＴ１が故障したとしても、故障したテストチャネルを未使用且つ正常なテストチャネルに切り替えることにより、処理を終了して復旧処理を行うことなく、試験を行うことができる。 - 特許庁

When using such a composition, since the output signal is processed without receiving influence of the coaxial cable CX20 or the like just near to DUT, a highly precise measured value is obtained by AMP20.例文帳に追加

このような構成を用いると、ＤＵＴの直近で、同軸ケーブルＣＸ２０等の影響を受けずに出力信号を処理できるため、ＡＭＰ２０によって高精度な測定値が得られる。 - 特許庁

A DUT 1 is equipped with a notification circuit 50 which produces a notification signal S4 for notifying an event to the outside, before the generation of the event which generates changes in an operation current I_OP.例文帳に追加

ＤＵＴ１は、その動作電流Ｉ_ＯＰに変化を生じさせるイベントの発生に先立ち、そのイベントを外部に通知するための通知信号Ｓ４を生成する通知回路５０を備える。 - 特許庁

In order to solve the problem incident to the dew formation under the low temperature, it is effective to employ a socket having a hermetically-sealed structure and to bring about such a situation as the spatial capacity is as small as possible in accordance with the package of the DUT.例文帳に追加

低温時の結露の問題を解決するためにソケットを密閉構造としＤＵＴのパッケージに合わせて可能な限り空間容量の少ない状況を作り出すことが有効である。 - 特許庁

To provide a device for discriminating a DUT interface capable of discriminating classification of a DUTIF part, regardless of the state of mounting of a probe card and an opening, and closing state of a door provided on a DUTIF cover.例文帳に追加

プローブカードの実装の有無やＤＵＴＩＦカバーに設けられた扉の開閉の状態に左右されずにＤＵＴＩＦ部の種別の判別が可能なＤＵＴインターフェース識別装置を提供する。 - 特許庁

Classes includes a procedure class, a test class, a measurement class, a datapoint class, a parameter class, a DUT (data use technology) class, a test system class, a specification class, a run procedure class, a result class, a plug-in class, an exec class, as well as other classes.例文帳に追加

クラスは、プロシージャクラス、試験クラス、測定クラス、データポイントクラス、パラメータクラス、ＤＵＴクラス、テストシステムクラス、仕様クラス、起動プロシージャクラス、結果クラス、プラグインクラス、ｅｘｅｃクラス、およびその他のクラスを含む。 - 特許庁

The short term frequency stability measuring part 3 includes a mixer (MIX) 5, a reference oscillator 6, a counter 7, and a variance processing part 8, and measures the short term frequency stability of the DUT 2.例文帳に追加

周波数短期安定度測定部３は、混合器（ＭＩＸ）５、基準発振器６、カウンタ７、及び分散処理部８により構成され、ＤＵＴ２の周波数短期安定度を測定するようにした。 - 特許庁

An OR-circuit 21 generates a DUT unit effective FAIL signal A1 based on the determination result, and a measuring mode-corresponding FAILAND signal A2 is generated by an AND-circuit 22.例文帳に追加

そして、この合否判定結果からオア回路２１はＤＵＴ単位有効ＦＡＩＬ信号Ａ１を生成し、アンド回路２２によって測定モード対応ＦＡＩＬＡＮＤ信号Ａ２が生成される。 - 特許庁

A match detection circuit 10 receives M (M is a natural number) signals from a DUT 102, and determines which of N (N is an integer of 2 or more) predetermined states each of the M signals matches.例文帳に追加

マッチ検出回路１０は、ＤＵＴ１０２からのＭ個（Ｍは自然数）の信号を受け、あらかじめ定められたＮ個（Ｎは２以上の整数）の状態のいずれに一致するかを判定する。 - 特許庁

Namely, an address signal contained in the test pattern generated by means of the ALPG 2 is not used for address designation, but for generating analog signals supplied to the DUT 100a having the A/D-converting function.例文帳に追加

つまり、ＡＬＰＧ２で生成したテストパターン中に含まれるアドレス信号を、アドレス指定のために用いるのではなく、ＡＤ変換機能を有するＤＵＴ１００ａへのアナログ信号の生成に用いる。 - 特許庁

To provide a direct-current testing device and the like for effectively eliminating bad influence when applying a direct-current signal on DUT without causing sharp cost increase and deterioration in testing efficiency.例文帳に追加

大幅なコスト上昇及び試験効率の低下を招くことなく直流信号をＤＵＴに印加する際の悪影響を効果的に排除することができる直流試験装置等を提供する。 - 特許庁

The semiconductor test device 1 includes a test device body 10 for performing the test of DUT 30, and a terminal device 20 having a display part 26 for displaying the test results obtained by the test device body 10.例文帳に追加

半導体試験装置１は、ＤＵＴ３０の試験を行う試験装置本体１０と、試験装置本体１０で得られた試験結果を表示する表示部２６を有する端末装置２０とを備える。 - 特許庁