「DUt」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

This test system has many test channels, applies a test pattern to the device pins of a device under test(DUT) via the test channels, and verifies the response output of the DUT.例文帳に追加

本テストシステムは多数のテストチャンネルを有し、そのテストチャンネルを経由して被試験デバイス（ＤＵＴ）のデバイスピンにテストパターンを印加して、そのＤＵＴの応答出力を検証する。 - 特許庁

To measure a true characteristic of DUT by using a test fixture TF, and to simulate characteristic measurement of a standard substrate in the state where the DUT is loaded thereon by using the TF.例文帳に追加

テストフィクスチャ（ＴＦ）を用いてＤＵＴの真の特性を測定でき、またＴＦを用いてＤＵＴを搭載した状態の標準基板の特性測定をシミュレーションできること。 - 特許庁

The wave from a power supply VS is put into a port P1, the wave from the DUT is put into a port P2, and the S parameter of the DUT is calculated based on a detection output of measuring ports P3-P7.例文帳に追加

電源ＶＳからの波をポートＰ１に入れ、ＤＵＴからの波をポートＰ２に入れ、測定ポートＰ３〜Ｐ７の検波出力に基づきＤＵＴのＳパラメータを算出する。 - 特許庁

A system 10 includes a source for providing the scan-in sequence 14 of the state data as the input simulation to test object devices DUT 18, and the scan-out sequence 16 of the predicted state data.例文帳に追加

システム(10)は、テスト対象装置(DUT)(18)への入力刺激としての状態データのスキャンインシーケンス(14)と予測された状態データのスキャンアウトシーケンス(16)を提供するためのソースを含む。 - 特許庁

An LSI(large scale integrated circuit) 18 for BOST and a DUT (device under test) 7 are mounted on the same socket 12, and an electrode of the LSI for BOST and that of the DUT 7 are brought into direct contact with each other.例文帳に追加

ＢＯＳＴ用ＬＳＩ８及びＤＵＴ７を同一のソケット１２に装着し、ＢＯＳＴ用ＬＳＩ８の電極及びＤＵＴ７の電極を直接コンタクトさせる。 - 特許庁

When a bias is applied on the sense transistors (44 and 50) upon reception of sample value signals from a DUT, signal relation is changed, and an operation state of the DUT is displayed by the change.例文帳に追加

センス・トランジスタは、前記ＤＵＴからサンプル値信号を受信しバイアスがかかると、前記信号関係が変化し、その変化によって、ＤＵＴの動作状態が表わされる。 - 特許庁

To provide a method and a device which improve a measurement of a signal response characteristics of a DUT.例文帳に追加

ＤＵＴの信号応答特性の測定を改善する方法および装置を提供する。 - 特許庁

To provide a data latch circuit capable of taking in data from a DUT in various signal formats.例文帳に追加

多様な信号形式のＤＵＴからのデータを取り込み可能なデータラッチ回路を提供する。 - 特許庁

MEASURING METHOD FOR JUNCTION TEMPERATURE OF SEMICONDUCTOR INTEGRATED CIRCUIT AND DUT BOARD USING THE MEASURING METHOD例文帳に追加

半導体集積回路の接合温度測定方法とその測定方法を用いたＤＵＴボード - 特許庁

Assigned identifiers (DUT number/ID number) are each previously allotted to the DUTs 101-104.例文帳に追加

ＤＵＴ１０１〜１０４の各々に予め付与識別子（ＤＵＴ番号／ＩＤ番号）を割り振る。 - 特許庁

An input terminal 12 of the DUT 10 is connected to the driver 30 through wiring 62.例文帳に追加

ＤＵＴ１０の入力端子１２は、ドライバ３０に配線６２を介して接続されている。 - 特許庁

To flexibly allocate a measuring port of VNA (vector network analyzer) to a device port of an adapter and a DUT (device under test).例文帳に追加

アダプタ及びＤＵＴの装置ポートに対するＶＮＡの測定ポートを柔軟に割り当てる。 - 特許庁

To obtain noninvasively further information on various active device responses within DUT.例文帳に追加

ＤＵＴ内の様々な能動デバイスの応答についてのさらなる情報を非侵入的に得る。 - 特許庁

This DUT contactor 102 integrated with a DUT or a probe board 104 has a protruded metallization contact layer 406 on one side face of an layered printed circuit board 400.例文帳に追加

ＤＵＴ又はプローブボード１０４に一体化したＤＵＴコンタクタ１０２であって、このＤＵＴコンタクタ１０２は、積層プリント基板４００の片面上に、隆起したメタライゼーション接触層４０６を有する。 - 特許庁

The pattern generator PG changes a control pattern S_PTN_CMP according to the number of the DUT 1 so as to produce the compensation pulse current I_CMP of amount proportional to the number of the DUT 1 under operation.例文帳に追加

パターン発生器ＰＧは、動作中のＤＵＴ１の個数に比例した量の補償パルス電流Ｉ_ＣＭＰが生成されるように、個数に応じて制御パターンＳ_ＰＴＮ＿ＣＭＰを変更する。 - 特許庁

To reduce dispersion of measurement in failure detection and the like for a DUT (device under test) and to carry out measurement based on a fine power source current spectrum so as to improve a failure detection rate for the DUT.例文帳に追加

ＤＵＴの故障検出等における測定のばらつきを低減すると共に、精細な電源電流スペクトルによる測定を可能としてＤＵＴの故障検出率向上を図る。 - 特許庁

The noise figure of the DUT 26 is predicted based on the load alignment of the low noise receiver 30 measured using the mismatch tuner 16, and noise electric power output and S parameter of the DUT 26.例文帳に追加

ミスマッチ同調器１６を用いて測定した低雑音受信器３０の負荷整合、ＤＵＴ２６の雑音電力出力及びＳパラメータを基にしてＤＵＴ２６の雑音指数を予測する。 - 特許庁

A pair of DUT connecting terminals 10a and 10b which connect a device DUT 10 to be measured is connected to the first and third conductors on one end sides of the cables 1a and 1b.例文帳に追加

３線同軸ケーブル１ａ，１ｂの各一端側の第１の導体と第３の導体に被測定デバイスＤＵＴ１０を接続する１対のＤＵＴ接続端子１０ａ，１０ｂが接続される。 - 特許庁

Consequently, damage of the DUT 11 generated by the short circuit between the electrode terminals of the DUT 11 is minimized, and in addition damages of the contact pins 12 etc.例文帳に追加

これにより、ＤＵＴ１１の電極端子間の短絡によって発生するＤＵＴ１１の損傷を最小なものにし、併せてコンタクトピン１２等の損傷を最小なものとすることができる。 - 特許庁

To provide a DUT board hardly affected by an electric power source/a ground bounce and hardly generating operation failure even in a high-speed operation and a low voltage in a tested LSI, and to provide a testing method using the DUT board.例文帳に追加

被試験用ＬＳＩの動作が高速化かつ低電圧化しても電源／グランドバウンスの影響を受け難く、動作不良を起こし難いＤＵＴボード及びそれを用いるテスト方法を得ることである。 - 特許庁

In this automatic testing device (ATE) 200 having a tester architecture classified by terminals provided with plural dispersed testing units 700 classified by the terminals, the each testing unit 700i issues a stimulation response signal to each DUT terminal di of a tested device (DUT) 600, and/or receives a stimulation signal from the each DUT terminal, to test the each DUT terminal.例文帳に追加

分散した複数の端子別試験ユニット（７００）を設けた端子別テスタアーキテクチャを持つ自動試験装置（ＡＴＥ）（２００）であって、各端子別試験ユニット（７００ｉ）が、被験デバイス（ＤＵＴ）（６００）のそれぞれのＤＵＴ端子（ｄｉ）へと刺激応答信号を発し、および／又は前記それぞれのＤＵＴ端子から刺激応答信号を受信することにより、前記それぞれのＤＵＴ端子を試験する。 - 特許庁

This DUT substrate cooling system disposed in the DUT substrate mounted on the test head includes a cooling channel disposed in the DUT substrate 13, and a cooling fluid supply means for receiving supply of cooling fluid used by the test head from the test head 11 when the DUT substrate is communicated with the cooling channel and is mounted on the test head 11.例文帳に追加

テストヘッドに載置されるＤＵＴ基板に設けられるＤＵＴ基板冷却装置において、前記ＤＵＴ基板内に設けられた冷却流路と、この冷却流路に連通され前記ＤＵＴ基板が前記テストヘッドに載置されると前記テストヘッドから前記テストヘッドで使用されている冷却流体の供給を受ける冷却流体供給手段とを具備したことを特徴とするＤＵＴ基板冷却装置である。 - 特許庁

This semiconductor testing device having a constitution wherein a prescribed test pattern is applied from a PE card to the DUT, and a pattern outputted from the DUT corresponding to the test pattern is compared with an expected value pattern, and coincidence of the patterns is detected, has a fail control means for summarizing fail information of the DUT input through the PE card relative to each DUT, and transferring it to the PE card.例文帳に追加

ＰＥカードからＤＵＴに所定のテストパターンを印加し、ＤＵＴからテストパターンに応じて出力されるパターンを期待値パターンと比較してこれらパターンの一致の有無を検出するように構成された半導体試験装置において、ＰＥカードを介して入力されるＤＵＴのフェイル情報をＤＵＴごとに集約してＰＥカードへ転送するフェイル制御手段を設けたことを特徴とするもの。 - 特許庁

To prevent generation of DUT (Device Under Test)destruction by output abnormality of a test signal generation part during a test.例文帳に追加

テスト中に、テスト信号発生部の出力異常によってＤＵＴ破壊を起こさないようにする。 - 特許庁

To provide a semiconductor inspecting apparatus controllable so that the temperature of a DUT is expected value.例文帳に追加

ＤＵＴの温度が期待値となるように制御することができる半導体検査装置を提供する。 - 特許庁

An LSI chip is provided with an internal circuit FLM of a testing object DUT, and a testing circuit BIST.例文帳に追加

ＬＳＩチップは、テスト対象ＤＵＴである内部回路ＦＬＭと、テスト回路ＢＩＳＴとを具備する。 - 特許庁

After operation of the attenuation amount of the DUT(2) on the basis of the first and the second data tables, the attenuation amount is output.例文帳に追加

そして、第１，第２のデータテーブルに基づいて、ＤＵＴ・２の減衰量の演算後、出力する。 - 特許庁

A common main power supply 10 supplies power to a power supply terminal P1 of the plurality of DUT 1.例文帳に追加

共通のメイン電源１０は、複数のＤＵＴ１の電源端子Ｐ１に電力を供給する。 - 特許庁

To perform an inspection of a delay between signals input and output to and from a DUT in a short time.例文帳に追加

ＤＵＴに入出力される信号間の遅延の検査を短時間で行うことを目的とする。 - 特許庁

To predict a noise figure of a DUT without mechanical switching in a test set.例文帳に追加

ＤＵＴの雑音指数の予測が、試験セットにおける機械的切換えなしで行われるようにする。 - 特許庁

The charging and discharging device generates a charging current supplied to a DUT by using regenerative energy while regenerating a part of electrostatic energy of the DUT in a storage element C1 by inputting a discharging current of the DUT to the storage element C1 so as to effectively suppress energy loss due to the charging and discharging.例文帳に追加

ＤＵＴの放電電流を蓄電素子Ｃ１に入力することによってＤＵＴの静電エネルギの一部を蓄電素子Ｃ１に回生し、この回生エネルギを使ってＤＵＴに供給する充電電流を発生するため、充放電に伴うエネルギの損失を効果的に抑制することができる。 - 特許庁

The output power level of the DUT 10 is measured and input into a personal computer (PC) 14, the PC 14 provides a command value to the DUT 10 based on a measured value of the output power level to adjust the output power level, and the output power level of the DUT 10 is adjusted so as to become a target level or within a permissible range thereof.例文帳に追加

ＤＵＴ１０の出力パワーレベルを測定してパーソナルコンピュータ１４に入力し、パーソナルコンピュータ１４が出力パワーレベル測定値に基づいてＤＵＴ１０に指令値を与えて出力パワーレベルを調整し、ＤＵＴ１０の出力パワーレベルをターゲットレベル又はその許容範囲内に調整する。 - 特許庁

While the defect information of the DUT 10 is written into the memory 7 under the control of the CPU 1. the defect information of the DUT 10, that is tested previously and stored in the memory 8, is read by the CPU 2 and a defect analysis of the DUT 10, which was tested previously, is conducted.例文帳に追加

試験用ＣＰＵ１の制御下でＤＵＴ１０の不良情報を第１不良解析メモリ７に書き込んでいる間に、第２不良解析メモリ８から前回試験したＤＵＴ１０の不良情報を不良解析用ＣＰＵ２に読み込んで、前回試験したＤＵＴ１０の不良解析をする。 - 特許庁

A plurality of racks are provided in the furnace 12, and a DUT included in the same lot is arranged on one rack but a DUT included in a different lot can be arranged on a different rack.例文帳に追加

炉１２内には複数のラックが設けられており、１つのラックには同一のロットに含まれるＤＵＴが配置されるが、異なるラックには異なるロットに含まれるＤＵＴを配置することが可能である。 - 特許庁

In this power level adjusting device, predetermined data are transmitted to a DUT 10 from a reference transmission/reception module 11 via a signal cable 14, and an RSSI value is detected from an Ack returned from the DUT 10.例文帳に追加

このパワーレベル調整装置は、基準送受信モジュール１１から信号ケーブル１４経由でＤＵＴ１０に対して所定データを送信し、当該ＤＵＴ１０から返信されたＡｃｋからＲＳＳＩ値を検出する。 - 特許庁

To provide a method for restoring the state of algorithmic control at that by returning a branch to a proper position in a test program when an error occurs within a DUT during testing the DUT by a memory tester.例文帳に追加

メモリテスタでのＤＵＴの試験中にＤＵＴ内でエラーが生じた場合に、テストプログラム中の適正な位置に分岐を戻し、アルゴリズム的制御のその時点の状態を回復するための方法を提供する。 - 特許庁

The sample table 121 comprising a first reference plane 122 allows the DUT 10 to be attached to or detached from the tool 120 such that neither friction arises nor the DUT 10 is moved after it is held by the clamp 130.例文帳に追加

試験サンプル台１２１は第一基準面１２２を有することにより、ＤＵＴ１０はクランプ１３０に挟まれた後に、摩擦が起きなく移動もしないように治具１２０から着脱することができる。 - 特許庁

The decision results 13, 18 and 19 of the I/O pins of the DUT blocks A, B and D are stored into a data storage memory 4 and the decision results of the I/O pins of the DUT block B are stored into a logical variable storage memory 19.例文帳に追加

そしてＤＵＴブロックＡ、Ｃ、ＤのＩ／Ｏピンの判定結果１３、１８、１９をデータ格納メモリ４に格納し、ＤＵＴブロックＢのＩ／Ｏピンの判定結果を論理変数格納メモリ９に格納する。 - 特許庁

Each resistor of the resistor unit 3 is connected between the output terminal of the DUT 1 and the voltage impression circuit 5 selectively, and the input terminal of the DUT 1 is input with the prescribed operation pattern signal.例文帳に追加

抵抗ユニット３の抵抗器の各々を、ＤＵＴ１の出力端子と電圧印加回路５との間にそれぞれ選択的に接続し、ＤＵＴ１の入力端子に所定の動作パターン信号を入力する。 - 特許庁

To provide a diagnosis latch function having a high timing accuracy into a semiconductor IC device to be inspected (DUT) so as to enhance the detection reliability for faults intermittently generated at high speed in the DUT.例文帳に追加

検査対象の半導体ＩＣデバイス（ＤＵＴ）で高速度で間欠的に生ずる欠陥の検出の信頼性を高めるようにＤＵＴ内部にタイミング精度の高い診断用ラッチ機能を提供する。 - 特許庁

A device DUT to be measured with two ports including a bandpass, an amplifier, an attenuation circuit and the like is connected to the ports T1, T2.例文帳に追加

バンドパス、増幅器、減衰回路等の２ポートの被測定デバイスＤＵＴが、ポートＴ１、Ｔ２に接続される。 - 特許庁

To perform a high-speed, high-quality test by reducing inspection time for semiconductor integrated circuits under inspection (DUT).例文帳に追加

被検査半導体集積回路（ＤＵＴ）の検査時間を短縮して高速で高品質な検査を行う。 - 特許庁

This power supply system has a determination circuit for determining an overload state by monitoring the power source voltage applied to the DUT.例文帳に追加

ＤＵＴに印加される電源電圧をモニターすることで過負荷状態を判定する判定回路を設ける。 - 特許庁

To provide a semiconductor tester for effectively reducing a cost in response to a type of a DUT (device under test).例文帳に追加

ＤＵＴの種類に応じて効果的にコスト低減を図ることができる半導体試験装置を提供する。 - 特許庁

The power supply compensation circuit 20 is disposed to be thermally connected to the DUT 1 in a test state.例文帳に追加

電源補償回路２０は、試験状態においてＤＵＴ１と熱的に結合されるように配置される。 - 特許庁