「DUt」に関連した英語例文の一覧と使い方(9ページ目) - Weblio英語例文検索

To provide a test facilitation circuit settled without proportioning an increase in the number of pins of a tester 90 with the number K of a DUT side output appropriable terminals even in the case that the number of the same measurement L is increased, and to provide the tester.例文帳に追加

同測数Ｌを増加させた場合であってもテスタ９０のピン数の増加をＤＵＴ側の出力専用端子の数Ｋに比例させずに済むことができる試験容易化回路およびテスタ等を提供する。 - 特許庁

The measuring unit (10) comprises an optical circuit (20) transmitting/receiving an optical signal to/from the DUT (120) for the purpose of measurement thereof, and the optical circuit (20) comprises an optical element (130) exhibiting extremely high sensitivity to mechanical noise.例文帳に追加

測定ユニット(10)は、ＤＵＴ(120)の測定のためにＤＵＴ(120)との間で光信号を送受信する光学回路(20)を含み、このため該光学回路(20)は機械的なノイズに対して極めて高い感受性を示す光学要素(130)を含む。 - 特許庁

Thereby, the test pattern signal can be supplied at a high frequency from a test control device 100, and it is unnecessary for the test control device 100 to directly read out output signals from the test devices DUT to be tested.例文帳に追加

このため、テスト制御装置１００から、高い周波数でテストパターン信号を供給することができ、また、テスト制御装置１００が被試験デバイスＤＵＴからの出力信号を直接読み込む必要が無くなる。 - 特許庁

The present invention implements improvements on the tester simulation apparatus performing the simulation by a DUT model simulating the operation of an object under test and a tester model simulating the operation of a tester in testing the object under test by the tester.例文帳に追加

本発明は、被試験対象のテスタによる試験を、被試験対象の動作をシミュレーションするＤＵＴモデルと、テスタの動作をシミュレーションするテスタモデルとによりシミュレーションを行うテスタシミュレーション装置に改良を加えたものである。 - 特許庁

It is difficult to grasp an actual situation causing the error because a program is advanced by the part of an optional quantity from the time of stimulating due to the delays of pipelines from program performing environment to the DUT and oppositely to it.例文帳に追加

プログラム実行環境からＤＵＴへ、およびその逆におけるパイプラインの遅延により、プログラムは刺激を与えた時点から任意量分先に進行していて、エラーに結びつく実際の状況を決定することが困難である。 - 特許庁

To provide a semiconductor testing apparatus whose timing of application of a test pattern waveform common to each DUT by a test waveform application circuit is not different from those of individual test pattern waveforms, and whose circuit scale has been reduced.例文帳に追加

試験波形印加回路が、各々のＤＵＴへ共通な試験パターン波形を印加する場合と個別の試験パターン波形を印加する場合とで印加タイミングのずれがなく、回路規模を縮小した半導体試験装置を提供する。 - 特許庁

To more easily execute waveform confirmation of a surrounding circuit provided in DUT board than before by applying a testing apparatus to one inspecting a characteristic of an integrated circuit, for example.例文帳に追加

本発明は、試験装置に関し、例えば集積回路の特性を検査する試験装置に適用して、ＤＵＴボードに設けられた周辺回路の波形確認を従来に比して一段と簡易に実行することができるようにする。 - 特許庁

A wiring guide part 6 guides wires around components (DUT) forming a loop circuit to avoid forming the loop circuit when the loop circuit is present in all layers present at the stage where the specified layer is manufactured.例文帳に追加

配線誘導部６は、指定された層が製造された段階で存在する全ての層にループ回路が存在する場合には、ループ回路の形成を回避すべく、ループ回路を形成している部品（ＤＵＴ）周囲の配線を誘導する。 - 特許庁

The tester processor 10 skips an actual pass decision and an actual fail decision which correspond to the pass value and the fail value, it calculates a next measuring position, and it executes an AC parametric test using a binary search method with reference to a DUT 100.例文帳に追加

テスタプロセッサ１０は、これらのパス値およびフェイル値に対応する実際のパス判定、フェイル判定をスキップして、次の測定位置を計算して、ＤＵＴ１００に対するバイナリサーチ法を用いたＡＣパラメトリック試験を実施する。 - 特許庁

The device testing apparatus 1 is equipped with a testing apparatus body 10 of the widely-used testing apparatus for testing the device, and the serial signal generating apparatus 20 for generating the series signal, and performs a test of a DUT 40 which is the receiving device.例文帳に追加

デバイス試験装置１は、デバイスの試験を行う汎用の試験装置である試験装置本体１０とシリアル信号を生成するシリアル信号生成装置２０とを備えており、受信デバイスであるＤＵＴ４０の試験を行う。 - 特許庁

To provide an electric characteristic analyzer for maintaining, in measuring and modeling electric characteristics by imposing a condition change such as a change in temperature to a DUT from the outside, the identity of elements in an equivalent circuit even when the condition changes.例文帳に追加

ＤＵＴに外部から温度などの条件変化を与えて電気特性を測定しモデル化するのにあたり、条件が変化したときでも等価回路における素子の同一性を保つことができる電気特性解析装置を提供すること - 特許庁

When measuring the harmonic component (harmonic noise) of the high-frequency power amplifier being a test device DUT, a controller 3 changes switches 8, 9 and allows an output signal from a coupler 4 to be input to a digitizer 7 through a filter 10.例文帳に追加

テストデバイスＤＵＴである高周波電力増幅器の高調波成分（高調波ノイズ）を測定する際、制御部３は、スイッチ８，９の切り替えを行い、カプラ４から出力信号がフィルタ１０を介してデジタイザ７に入力されようにする。 - 特許庁

To provide a driver circuit capable of realizing an accurate test of a high-frequency emphasis circuit built in a DUT, by variably generating a simulation signal simulating a signal that receives transmission loss, without requiring complex circuit configuration.例文帳に追加

複雑な回路構成を必要とすることなく、伝送損失を受けた信号を模擬した模擬信号を可変的に生成し、ＤＵＴに内蔵された高域強調回路の正確な試験を実現することができるドライバ回路を提供する。 - 特許庁

To provide an IC device-testing method and an IC device-testing system for inexpensively applying a laser beam different targets of a semiconductor IC device (DUT) to be inspected simultaneously in parallel, speedily successively without requiring any rematching in a microscope.例文帳に追加

検査対象の半導体ＩＣデバイス（ＤＵＴ）の互いに異なるターゲットを同時並行的にまたは高速逐次的に顕微鏡の再整合を要することなく低コストでレーザ光照射するＩＣデバイス試験方法・システムを提供する。 - 特許庁

To provide a semiconductor testing device which shortens time required for a test or achieves flexible correspondence in accordance with a DUT, by generating a steeply-changing test signal or a mildly-changing test signal.例文帳に追加

急峻に変化する試験信号或いは緩やかに変化する試験信号を生成することができ、これにより試験に要する時間の短縮やＤＵＴに合わせた柔軟な対応を図ることができる半導体試験装置を提供する。 - 特許庁

The multiplexer 20 outputs the timing signals generated by the test signal generating and judging parts 30, 40, and 50 to the DUT interface parts 60, 70, and 80 which are not connected to the test signal generating and judging parts 30, 40, and 50 at need.例文帳に追加

マルチプレクサ２０は、試験信号生成・判定部３０，４０，５０により生成されたタイミング信号を、当該試験信号生成・判定部３０，４０，５０に接続されていないＤＵＴインターフェイス部６０，７０，８０へ、必要に応じて出力する。 - 特許庁

To provide a semiconductor-testing device capable of successively storing, in a normal order, code data being continuously outputted from a DUT (a device to be tested) in an interleave type digital capture memory without depending on the conditions of a pattern program.例文帳に追加

ＤＵＴから連続的に出力されるコードデータを受けてインターリーブ方式のデジタル・キャプチャー・メモリへの格納をパターンプログラムの条件に依存することなく正常な順番で順次格納可能とする半導体試験装置を提供する。 - 特許庁

To provide a semiconductor test device provided with a defect analyzing device in which fail information inputted at high speed by performing a test can be stored in a low speed memory corresponding to an address space of a DUT without applying interleave constitution.例文帳に追加

インタリーブ構成を適用すること無く、ＤＵＴのアドレス空間に対応する低速なメモリへ、試験実施によって高速に入力されるフェイル情報を格納可能とする不良解析装置を備える半導体試験装置を提供する。 - 特許庁

When it is diverged by a predetermined threshold or more, the average value of the voltage values of the respective signals is calculated by arithmetic processing, the voltage values of the signals are compensated to this average, and they are output to a DUT via the transmission path 120.例文帳に追加

そして、所定の閾値以上に乖離していると判定した場合には、演算処理を行い各信号の電圧値の平均値を算出してこの平均値に信号の電圧値を補正して伝送経路１２０を介してＤＵＴに出力する。 - 特許庁

The module type test system includes a system controller 102 for controlling at least one site controller 104, and at least one site controller controls at least one test module 108 and a device (DUT 112) to be tested to which the module corresponds.例文帳に追加

モジュール式試験システムは少なくとも１つのサイトコントローラ１０４を制御するためのシステムコントローラ１０２を備え、少なくとも１つのサイトコントローラは少なくとも１つの試験モジュール１０８およびその対応する被試験デバイス（ＤＵＴ１１２）を制御する。 - 特許庁

In the LSI tester for testing whether an LSI for outputting an analog signal waveform is good or not, at least a part of an arithmetic processing part for processing an output signal from an LSI to be tested (DUT) is configured by logical synthesis based on an FPGA.例文帳に追加

アナログ信号波形を出力するＬＳＩの良否をテストするＬＳＩテスタにおいて、被測定対象ＬＳＩ(ＤＵＴ)の出力信号を処理する演算処理部の少なくとも一部がＦＰＧＡによる論理合成で構成されたことを特徴とするもの。 - 特許庁

The semiconductor testing apparatus 100 sets a storage position to which data is allocated with a control section 101, stores a signal from a DUT 200 in data storage sections 108a, 108b and 108c, and sets the constraints on readout of registers 109a, 109b and 109c according to this signal.例文帳に追加

半導体試験装置１００は、制御部１０１によりデータが割り当てられる格納位置を設定し、ＤＵＴ２００からの信号をデータ格納部１０８ａ，１０８ｂ，１０８ｃに格納し、これに応じて、レジスタ１０９ａ，１０９ｂ，１０９ｃの読み出しの制限を設定する。 - 特許庁

While a PWM system operating at a higher switching frequency than an audible frequency is being used in principle (step S14), a PFM system operating at a switching frequency including an audible frequency is used exceptionally (step S15) according to a duty ratio DUT.例文帳に追加

原則的には、可聴周波数帯域より高いスイッチング周波数で動作するＰＷＭ方式を用いつつ（ステップＳ１４）、デューティ比ＤＵＴに応じて、例外的に、可聴周波数を含むスイッチング周波数で動作するＰＦＭ方式を用いる（ステップＳ１５）。 - 特許庁

To provide a device for testing a semiconductor that facilitates verification as to whether control and measurement of unintended DUT are executed mistakenly, out of the DUTs in a plurality subjected to simultaneous measurement, in the case when the DUTs are subjected to the simultaneous measurement.例文帳に追加

複数のＤＵＴを同時測定している場合、同時測定している複数のＤＵＴのうち、誤って意図しないＤＵＴに対しての制御および測定を行っていないかを容易に検証することが可能な半導体試験装置を実現する。 - 特許庁

Also, the CPU 36 calculates the characteristic amount of the sampled waveform, refers to the waveform evaluation value calculation reference to calculate an evaluation value based on the characteristic amount and outputs an adjustment parameter corresponding to the calculated evaluation value to the DUT 1.例文帳に追加

また、ＣＰＵ３６は、サンプリングされた波形の特徴量を算出するとともに、波形評価値算出基準を参照して特徴量に基づく評価値を算出し、算出後における評価値に対応する調整パラメータをＤＵＴ１へ出力する。 - 特許庁

A PC 6 indicates an IC 1 to be measured of which the temperature is desired to be measured from a plurality of ICs 1 to be measured housed in a thermostatic tank and a DUT/base unit 2 applies a constant current, which is formed by a constant current source 5, to the indicated IC 1 to be measured.例文帳に追加

ＰＣ６は、恒温槽内に収容されている複数の被測定ＩＣ１の中から、温度を測定したい被測定ＩＣ１を指定し、ＤＵＴ／ベースユニット２は、指定された被測定ＩＣ１に、定電流源５にて生成された一定電流を印可する。 - 特許庁

Each of the DUTs 101-104 is provided with a comparison circuit 201 for comparing transmission identifiers (DUT number/ID number) by the memory tester 105 each with the individual assigned identifiers of the DUTs 101-104 and activating inspection only when matched.例文帳に追加

ＤＵＴ１０１〜１０４の各々は、メモリーテスター１０５による送信識別子（ＤＵＴ番号／ＩＤ番号）を各ＤＵＴ１０１〜１０４に個別の付与識別子と比較し、一致するときに限って検査をアクティブにする比較回路２０１を備えている。 - 特許庁

By the semiconductor test device 100, a status memory 111 is referred to, and a fail memory storing no fail information on the previous test, is selected, and the fail information on the previous and present tests are ORed and stored to the same address as that of DUT.例文帳に追加

半導体試験装置１００は、状態メモリ１１１を参照して前回の試験におけるフェイル情報を記憶していないフェイルメモリを選択し、前回および現在の試験におけるフェイル情報のＯＲをとってＤＵＴと同一のアドレスに記憶させる。 - 特許庁

In order to determine both active characteristics and passive characteristics of an optical device, local transmitter signal is impressed on DUT(202, 702, 802), to directly supply a photometric analyzer(214, 718, 814) with a part of the local transmitter signal(reference local transmitter signal).例文帳に追加

光デバイスの能動的および受動的特性を調べることは、局部発信器信号をＤＵＴ（２０２，７０２，８０２）に印加して、局部発信器信号の一部（基準局部発信器信号）を直接光分析器（２１４，７１８，８１４）に供給する。 - 特許庁

To provide a direct-current testing device capable of applying a stable constant voltage to a device to be tested (DUT), realizing high-density mounting by suppressing heat generation, and realizing miniaturization and cost reduction, and a semiconductor device equipped with the device.例文帳に追加

安定した一定の電圧をＤＵＴに印加することができ、発熱を抑えることにより高密度実装が可能であり、更には小型化及び低コスト化を実現することができる直流試験装置、及び当該装置を備える半導体試験装置を提供する。 - 特許庁

To provide a test burn-in device for aging a semiconductor element (DUT) for a middle power (30W-50W up to 70W) and high power (51W up to 71W-150W or more) of ICs (measured devices) or the like to discharge an initial defective.例文帳に追加

ミドルパワー（３０Ｗ〜５０Ｗないしは７０Ｗ）及びハイパワー（５１Ｗないしは７１Ｗ〜１５０Ｗ、ないしはそれ以上）ＩＣ（被測定デバイス）等の半導体素子（ＤＵＴ）をエージングし、初期不良を排出させるテストバーンイン装置を提供すること。 - 特許庁

The compensation pulse current is injected into the corresponding power supply terminal P1 by a different path from the main power supply 10 or is pulled into a different path from the DUT 1 from a power supply current passing from the main power source 10 to the corresponding power supply terminal P1.例文帳に追加

補償パルス電流は、メイン電源１０とは別経路から対応する電源端子Ｐ１に注入され、またはメイン電源１０から対応する電源端子Ｐ１へ流れる電源電流から、補償パルス電流をＤＵＴ１とは別経路に引きこむ。 - 特許庁

When a tester easily operates the input-output device (CSL) 10 of the PC 1, the PC 1 executes the test instructed from the tester by transmitting and receiving test signals to and from the DUT 4 by controlling the operation of the TST 2 after decoding the subject matters of the test instructed to the testing system.例文帳に追加

試験者がＰＣ１の入出力装置（ＣＳＬ）１０を簡易に操作し、本システムに指示する試験内容をＰＣ１が解読処理した上で、ＴＳＴ２を動作制御してＤＵＴ４との間で試験信号を送受することにより、試験者が指示する内容の試験を実行する。 - 特許庁

In this system or this method for measuring group delay of an optical device under test(DUT), a test interferometer and a linked optical frequency counter are utilized in order to compensate a non-uniform frequency change generated in an input light signal used in the interferometer for group delay measurement.例文帳に追加

光学被測定物（ＤＵＴ）の群遅延を測定するためのシステムまたは方法において、群遅延測定用の干渉計で用いられる入力光信号に生じる一様でない周波数変化を補償するために、テスト干渉計と連携した光周波数カウンタを利用する。 - 特許庁

In the system and method, parallel stress is applied to all DUTs in an arbitrary chip to shorten stress time, and then while preventing the generation of relaxation by holding the other DUTs of the chip at a stressed state, each DUT of the chip can be individually tested.例文帳に追加

本システムおよび方法は、任意のチップのＤＵＴの全ての並列ストレスを実施してストレス時間を短くし、それから、そのチップの他のＤＵＴをストレスがかかった状態に保ってリラクゼーションが起こるのを防ぎながら、そのチップの各ＤＵＴを個々に試験することができるようにする。 - 特許庁

The uncertainty caused by the optical characteristic inherent to the interferometric optical network analyzer is reduced by the calibration result to find an optical property of a measured object (DUT) measured using the first polarized lightwaves of the first amplitude and the second polarized lightwaves of the second amplitude.例文帳に追加

この較正結果によって、干渉応用光ネットワーク・アナライザに固有の光学特性に起因する不確実性を低減して、第１の振幅の第１の偏光波及び第２の振幅の第２の偏光波を利用して測定される被測定物（ＤＵＴ）の光学的性質を求めることが可能になる。 - 特許庁

Although an address generator 13 generates addresses in accessing the DUT 40 at random seeing form a physical configuration, burst transfer of the fail data can be achieved by fully utilizing the burst property, since this address data is changed into an incremental sequence in address translation section 52.例文帳に追加

アドレスジェネレータ１３は、ＤＵＴ４０にアクセスする際のアドレスを物理構成上でみてランダムに発生させているが、このアドレスデータはアドレス変換部５２でインクリメンタルな順序に変換されるので、バースト性をフルに活用してフェイルデータのバースト転送を実現することができる。 - 特許庁

To provide a combination of a basic power amplifier measuring function and a measuring system self-test function into one RF circuit to improve reliability and reproducibility, to reduce the costs and to improve the accuracy without cutting a high power RF switch or DUT.例文帳に追加

大電力ＲＦスイッチまたはＤＵＴの切断を必要とすることなく、高信頼性、高再現性、低コスト、及び、高正確度をもたらす、基本的な電力増幅器測定機能及び測定システム自己テスト機能の、１つのＲＦ回路への組み合わせを提供する。 - 特許庁

The apparatus includes: an fiber optic probe for injecting an optical wave transmitted through an optical fiber; a driving oscillator for generating and injecting an electrical wave; and the device under test (DUT) for generating a tetrahertz wave using the injected optical and electrical waves.例文帳に追加

光ファイバを通じて伝達される光波を注入する光ファイバ探針と、電波を発生させて注入する駆動発振器と、注入される光波及び電波を利用してテラヘルツ波を発生させる測定素子と、を備えることを特徴とするテラヘルツ波発生装置である。 - 特許庁

Cycle shift parts 5 are each provided in signal paths in which an expected value pattern S2 is inputted to each of a timing generating device 3 and a logic comparing circuit 2 from a timing generating part 1, and the expected value pattern is shifted by the same number of cycles according to the cycle displacements of a DUT at each cycle shift part 5.例文帳に追加

タイミング発生部１からタイミング発生器３と論理比較回路２とそれぞれ期待値パターンＳ２を入力する信号経路上に、それぞれサイクルシフト部５を設け、各サイクルシフト部５において、ＤＵＴ４のサイクルずれに合わせて、期待値パターンを同一サイクル数ずつシフトさせる。 - 特許庁

When a power source is turned on, not only a debug chip 110C in a DUT mode, but also MONITOR-mode chips 110A to 110B are reset with an energized RESET signal.例文帳に追加

ＣＰＵと、相互接続されたキャッシュシステムと、少なくとも１つの同期化ユニットとが上部に集積化されたコンピュータチップに関し、このチップは少なくとも２つの異なる実行モード、例えば互いに相補的なＤＵＴモードおよびＭＯＮＩＴＯＲモードの一方に設定可能である。 - 特許庁

The heater power limiting part 44 limits preferably therein the electric power consumptions of the respective heaters 62, using total of the electric power consumption of the DUT 32 having the minimum electric power consumption out of the various kinds of DUTs 32 and the maximum electric power consumption of the heaters 62, as the total electric power.例文帳に追加

この場合、ヒータ電力制限部４４は、各種のＤＵＴ３２のうち最小の消費電力をもつＤＵＴ３２の消費電力とヒータ６２の最大電力との合計電力を前記総電力として各ヒータ６２の消費電力を制限することが好ましい。 - 特許庁

A burn-in board includes a plurality of programmable logic devices 150 which are capable of changing a circuit configuration on the basis of configuration data, and a plurality of sockets SK which are connected to one of the plurality of programmable logic devices 150 and on which devices DUT to be tested are mounted.例文帳に追加

バーンインボードは、コンフィギュレーションデータに基づいて回路構成を変更することができる複数のプログラマブルロジック装置１５０と、複数のプログラマブルロジック装置１５０のいずれか１つに接続され被試験デバイスＤＵＴが装着される複数のソケットＳＫとを備える。 - 特許庁

The memory tester provided with an ALPG 2 which generates a test pattern for digital signals based on vector data VD is enabled to verify the function of a DUT 100a having an A/D-converting function by adding a D/A converter 4 to the inside or outside of the tester.例文帳に追加

デジタル信号のテストパターンをベクタデータＶＤに基づいて発生させるＡＬＰＧ２を備えるメモリテスタの構成に、テスタ内蔵の、または、テスタ外部に設けられたＤＡ変換器４を追加して、ＡＤ変換機能を有するＤＵＴ１００ａの機能の検証を行えるようにする。 - 特許庁

A control signal generation circuit 112 determines whether a level of an electric power source voltage supplied from an electric power source supply part 100 of the IC tester to a DUT 120 is within an allowance range specified by an upper limit value and a lower limit value or not, and generates a signal C2 for indicating a determination result therein.例文帳に追加

ＩＣテスタの電源供給部１００からＤＵＴ１２０に供給する電源電圧のレベルが、上限値および下限値で規定される許容範囲内にあるか否かを、制御信号生成回路１１２にて判定し、その判定結果を示す信号Ｃ２を生成する。 - 特許庁