「IO data」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

A data buffer part 132 temporarily stores data to be output from the IO controller part 131, and after its connection to a client device 200 is established by a connection control part 133, the stored data are output to the connection control part 133.例文帳に追加

データバッファ部１３２は、ＩＯコントローラ接続部１３１から出力されるデータを一時的に保持し、接続制御部１３３によってクライアント装置２００との接続が確立された後に、保持されたデータを接続制御部１３３へ出力する。 - 特許庁

When a FAX modem 6 receives facsimile data, if an operation mode is a sleep mode or an energy saving mode, not an image processing chip 8 but an IO chip 9 is instructed to perform the image processing of the received facsimile data.例文帳に追加

ＦＡＸモデム６がファクシミリデータを受信したときに、動作モードがスリープモード、省エネモードであれば、画像処理チップ８ではなくＩＯチップ９に対して受信したファクシミリデータの画像処理を行うように指示する。 - 特許庁

A data circulation type cylinder storage is utilized as a storage for distributing contents, contents looking and listening request from an external IO is received, an associative address of contents is received, and it is converted to an address in the cylinder storage and data are outputted.例文帳に追加

データ循環型シリンダストレージをコンテンツ配信用のストレージとして利用し、外部ＩＯからのコンテンツ視聴要求を受け、コンテンツの仮想アドレスを受け取り、シリンダストレージ内のアドレスに変換しデータを出力する。 - 特許庁

The data replication control means 26 functions so as to suitably switch the master volume 21 and the buffer volume 22 as a real data reference destination of the snapshot volume 23 and to minimize an IO load in the master volume 21.例文帳に追加

データ複製制御手段２６は、スナップショット・ボリューム２３の実データ参照先として、マスタ・ボリューム２１とバッファ・ボリューム２２とを適宜切り替え、マスタ・ボリューム２１におけるＩＯ負荷を最小化するように機能する。 - 特許庁

To provide a flash memory element which is increased in data loading speed in a page buffer by selecting data input via an IO pad to make only a desired data bus active, and prevents a power loss by reducing current consumption by an excess current.例文帳に追加

ＩＯパッドを介して入力されるデータを選択してプログラムを希望するデータパスだけをアクティブさせて、ページバッファへのデータロード速度を改善し、過度電流により電流消費を低減して電力損失を防止できるフラッシュメモリ素子を提供すること。 - 特許庁

Charging the same data input/output IO line and obtaining charge from it are controlled using a read-out charge amplifying circuit or a write-in charge amplifying circuit.例文帳に追加

同一のデータ入出力ＩＯラインをチャージすること及びそこからチャージを得ることは、読出しチャージ増幅器回路または書込みチャージ増幅器回路を用いて制御される。 - 特許庁

In the remote IO system, control data are transferred between a master unit 10 and a slave 20 connected via the field bus, and drive power of the slave is supplied via a communication cable 6 constituting the field bus.例文帳に追加

フィールドバスを介して接続されるマスタユニット１０とスレーブ２０との間で制御データを送受し、スレーブの駆動電源はフィールドバスを構成する通信ケーブル６経由で供給される。 - 特許庁

To provide a job scheduling being usable when having a large IO amount and especially, performing a large-scale file sharing in a field of processing large scale data at a high speed.例文帳に追加

大規模なデータを高速に処理しなければならない分野において、ＩＯ量が多く、特に大規模なファイル共有を行うような場合に利用可能なジョブスケジューリングを提供する。 - 特許庁

During ID recognition, IO power is supplied via the IO power supply terminal, and a module ID selector 31 and an LSIID selector 32 output, via data terminals D0 to D7, the module ID appearing on each of the module ID forming terminals 33 and the LSIID appearing on each of the LSIID forming terminals 34.例文帳に追加

ＩＤの認識時には、ＩＯ電源端子を介してＩＯ電源を供給し、各モジュールＩＤ形成端子３３に現れるモジュールＩＤ、及び各ＬＳＩＩＤ形成端子３４に現れるＬＳＩＩＤを、モジュールＩＤセレクタ３１及びＬＳＩＩＤセレクタ３２がデータ端子Ｄ０〜Ｄ７を介して出力する。 - 特許庁

Either a method for directly performing access from a program executing part 7 to plant data 3a in an IO interface 3 connected to a system bus 4 during the execution of a control program 5a or a method for performing the update of a plan in a batch at an idle time after the completion of the execution of the control program 5a is selected as an IO interface access method for inputting and outputting plant data.例文帳に追加

プラントデータを入出力するためのＩＯインターフェースアクセス方法として、制御プログラム５ａを実行中にプログラム実行部７からシステムバス４に接続されたＩＯインタフェース３内のプラントデータ３ａを直接アクセスする方法と、制御プログラム５ａの実行完了後の空き時間にプランの更新を一括して行う方法のどちらかを選択できるようにしたものである。 - 特許庁

The IO block 5 includes a selection circuit 51 that mutually changes a combination of a data line and a pad connected to each other for each two data lines DL and two layered connection pads 21 of the memory core block 4 on the basis of an input address signal.例文帳に追加

ＩＯ部５は、メモリコア部４の２つのデータ線ＤＬおよび２つの積層接続パッド２１ごとに、相互に接続するデータ線とパッドの組み合わせを、入力されるアドレス信号に基づいて相互に変更可能な選択回路５１を有する。 - 特許庁

The IO block 5 distinguishes which data lines DL the two data items D0 and D1 input or output via two pads 21 correspond to, based on the combination information.例文帳に追加

ＩＯ部５は、２つの積層接続パッド２１に対し入出力される２つのデータＤ０,Ｄ１が、２つのデータ線ＤＬのどの側のメモリアドレスに対するアクセスに対応したものかを前記組み合わせの情報に基づいて区別することが可能である。 - 特許庁

This data transfer device is composed such that IO access data on a host bus 3 connecting a host CPU 1 and an image processing device 40 is transferred, on an internal local bus 20 of the image processing device 40 by DMA transfer system to a memory 27 via a memory interface 23.例文帳に追加

ホストＣＰＵ１と画像処理装置４０を接続するホストバス３上のＩＯアクセスデータを、画像処理装置４０の内部ローカルバス２０上にＤＭＡ転送方式により、メモリーインターフェース２３経由でメモリ２７に転送するように構成する。 - 特許庁

The current date is acquired from internal clock data stored in an IO memory of a CPU unit 11, and also an effective zero/span adjustment period and zero/span adjustment expiration notice days are acquired.例文帳に追加

ＣＰＵユニット１１のＩＯメモリに格納された内部時計データから現在年月日を取得し、さらにゼロ・スパン調整有効期間，ゼロ・スパン調整有効期限切れ予告日数を取得する。 - 特許庁

Therefore, it is not necessary to perform any APDC processing to copy IO image data or the like, and to shorten the time of such a risky one side operation state that the CPU modules 1A and 1B are independently operated without being duplexed.例文帳に追加

従って、ＩＯイメージデータなどをコピーするＡＰＤＣ処理が不要になり、２重化されずに単独でＣＰＵモジュール１Ａ，１Ｂが動作する危険な片側運転状態の時間を短縮できる。 - 特許庁

To specify abnormality of a CPU card, an IO card, and a network card constituting a decentralized system and abnormality of a data transmission line between those cards and to speedily and properly perform abnormality processing.例文帳に追加

分散システムを構成するＣＰＵカード、ＩＯカード、ネットワークカードにおける異常およびそれらのカード間のデータ伝送路の異常をそれぞれ特定でき、迅速かつ適切な異常処理を行うことができる。 - 特許庁

A delay control part 210 and a delay control part 220 which transmit control signals ZRDHO, ZRDLO for making data output from a data output circuit 240 at different time in response to the order of data to be outputted when performing the burst readout of the data of a memory array 100, are provided in an IO buffer 150.例文帳に追加

メモリセルアレイ１００のデータをバースト読出しする際、データ出力回路２４０からデータを出力させるための制御信号ＺＲＤＨ０および制御信号ＺＲＤＬ０を、出力されるデータの順番に応じて、異なる伝播時間で伝達する遅延制御部２１０と遅延制御部２２０とを入出力バッファ１５０内に設ける。 - 特許庁

The scrambling/descrambling section 21 applies scrambling processing to read data Dtr read from the memory array to generate output data s0-s7, and applies descrambling processing to an input scrambled signal IO to generate a command Cmd for the memory array.例文帳に追加

スクランブル／デスクランブル部２１は、メモリアレイから読み出された読み出しデータＤｔｒにスクランブル処理を施して出力データｓ０〜ｓ７を生成し、入力されたスクランブル済みの信号ＩＯにデスクランブル処理を施してメモリアレイに対するコマンドＣｍｄを生成する。 - 特許庁

To transfer status information indicating abnormal contents occurred in an IO unit connected to a numerical control device to the numerical control device without exerting influence on the information transfer quantity of input/output data as much as possible.例文帳に追加

数値制御装置に接続されたＩＯユニットに発生した異常内容を示すステータス情報を入出力データの情報転送量に極力影響を及ぼさないで数値制御装置に転送すること。 - 特許庁

In a semiconductor memory, a DQ (data input/out-put) buffer switching circuit 8 connects either DQ, buffer out of DQ buffers 9a-9d to a DQ, pad P1 for an IO degeneration mode test conforming to signals T1-T4.例文帳に追加

半導体メモリ１において、ＤＱバッファ切換回路８は、信号Ｔ１〜Ｔ４に従って、ＤＱバッファ９ａ〜９ｄのうちのいずれかのＤＱバッファをＩＯ縮退モードテスト用のＤＱパッドＰ１に接続する。 - 特許庁

To provide a semiconductor device that increases the speed of data transfer between a pair of bit lines and a pair of local IO lines even when an internal operating voltage VPERI is sufficiently lower than an internal voltage VDD.例文帳に追加

内部動作電圧ＶＰＥＲＩが外部電圧ＶＤＤに比べて十分に低い場合であっても、ビット線対とローカルＩＯ線対との間のデータ転送が高速化された半導体装置を提供する。 - 特許庁

To provide an interface circuit for allowing a circuit which outputs a clock signal to correctly receive reception data regardless of wiring delay/IO cell delay in transmitting/receiving data in synchronization with a single clock signal, and to provide a semiconductor device provided with the same.例文帳に追加

本発明は、単一のクロック信号に同期してデータの送受信を行う際に、クロック信号を出力する回路が配線遅延・ＩＯセル遅延によらずに受信データを正しく受信することができるインタフェース回路及びそのインタフェース回路を備えた半導体装置を提供する。 - 特許庁

This device is a 64 Mb DRAM, and constituted with four banks Bank0-Bank3 of a reduction unit, at the time of reduction test, write operation is performed by developing writing data of data input/output pads IO2, IO6, IO9, IOD to each four IO in each bank Bank0-Bank3.例文帳に追加

６４ＭｂＤＲＡＭであって、縮約単位の４つのバンクＢａｎｋ０〜Ｂａｎｋ３から構成され、ＩＯ縮約テスト時に、書き込み動作は、各バンクＢａｎｋ０〜Ｂａｎｋ３において、データ入出力パッドＩＯ２，ＩＯ６，ＩＯ９，ＩＯＤの書き込みデータを各４ＩＯに展開して書き込み動作を行う。 - 特許庁

An incorrect bus detection circuit 14 detects whether the connection of connected pins of the FPGAs 100, 200 is wrong based on the pin-to-pin connection information of FPGAs 100, 200 stored in a connection data holding ROM 11 and the pin setting information of the FPGAs 100, 200 acquired by an IO register serial read circuit 12 and an IO register referring memory 13.例文帳に追加

接続データ保持用ＲＯＭ１１に記憶されたＦＰＧＡ１００，２００のピンどうしの接続情報と、ＩＯレジスタ逐次読出回路１２，ＩＯレジスタ参照用メモリ１３で取得したＦＰＧＡ１００，２００のピンの設定情報とに基づいて、ＦＰＧＡ１００，２００の相互に接続されるピンの接続が誤接続であるか否かを不正バス検出回路１３で検出する。 - 特許庁

Between corresponding control terminals CON and between address terminals ADDR of a testing equipment 2 and a flash memory 1 are connected to each other and the input/output terminals IO 1 to 7 of the testing equipment 2 are connected to data terminals DQ 1 to 7 of the flash memory 1.例文帳に追加

試験装置２とフラッシュメモリ１の対応する制御端子ＣＯＮ間及びアドレス端子ＡＤＤＲ間を接続し、この試験装置２の入出力端子ＩＯ１〜７をフラッシュメモリ１のデータ端子ＤＱ１〜７に接続する。 - 特許庁

To provide a noise reduction circuit for a semiconductor device that can reduce a high level noise caused by concentrated flowing of a momentary transient current (peak current) through power lines of IO buffers when many outputs are inverted in each semiconductor, using the IO buffer with an output in a plurality of bits and capable of a high output current capability, such as a data control circuit for plasma display and liquid crystal display.例文帳に追加

プラズマ表示や液晶表示のデータ制御回路のような複数ビットの出力をもち、出力電流能力の高いＩＯバッファを使用している半導体で出力の多数が反転した場合、出力ＩＯバッファで瞬間的な過渡電流(ピーク電流)が電源線に集中的に流れることにより発生する大きなノイズを低減する半導体装置のノイズ低減回路を提供する。 - 特許庁

A scheduling data setting section 10 sets the allocation time (a second CPU time) of the physical CPU 21 for second processing (CPU bound) sufficiently longer than the allocation time (a first CPU time) of the physical CPU 21 for first processing (IO bound).例文帳に追加

スケジューリングデータ設定部１０は、第１の処理（ＩＯバウンド）用の物理ＣＰＵ２１の割り当てる時間（第１のＣＰＵ時間）よりも、第２の処理（ＣＰＵバウンド）用の物理ＣＰＵ２１の割り当て時間（第２のＣＰＵ時間）を、十分に長く設定する。 - 特許庁

The broadcast reproduction device 2 determines a failure of the write buffer 14 and underflow of the read buffer 15 from a relationship between IO latency of the last recording program data to the external storage 3, and free space in the write buffer 14 and the read buffer 15.例文帳に追加

放送再生装置２は、直前の記録用番組データの外部ストレージ３に対するＩＯレイテンシと、ライトバッファ１４及びリードバッファ１５における空き容量との関係から、ライトバッファ１４の破綻及びリードバッファ１５のアンダーフローを判別する。 - 特許庁

Thus, it is possible to achieve the miniaturization of bus band width, external IO and memory capacity by the compression and extension of the instructions, and it is possible to achieve the reduction of the mounting area of the logic circuit of an LSI composing the data processing part and the reduction of power consumption.例文帳に追加

本構成により、命令の圧縮・伸長によるバスバンド幅、外部ＩＯ、メモリ容量の小型化が実現され、データ処理部を構成するＬＳＩの論理回路の実装面積の削減、さらに消費電力の低減が実現される。 - 特許庁

This device is provided with a replacement IO program circuit RIP1-RIPn corresponding to respectively memory blocks BK1-BKn coupling commonly to data buses DB1, DB2 of plural bits and one replacement address program circuit RAP for memory blocks of the prescribed numbers.例文帳に追加

複数ビットのデータバス（ＤＢ１，ＤＢ２）に共通に結合されるメモリブロック（ＢＫ１−ＢＫｎ）それぞれに対応して、置換ＩＯプログラム回路（ＲＩＰ１−ＲＩＰｎ）を設け、かつ所定数のメモリブロックに対し１つの置換列アドレスプログラム回路（ＲＡＰ）を設ける。 - 特許庁

In read operation, IO is compressed from 16IOs to 8IOs with the same bank unit in a compression circuit CP1, further compressed from 8IOs to 1IO in a compression circuit CP2, compressed data of each bank Bank0-Bank3 are outputted from each pads IO2, IO6, IO9, IOD.例文帳に追加

読み出し動作は、圧縮回路ＣＰ１において同一バンク単位で１６ＩＯから８ＩＯに圧縮し、さらに圧縮回路ＣＰ２において８ＩＯから１ＩＯに圧縮して、各バンクＢａｎｋ０〜Ｂａｎｋ３の圧縮データを各パッドＩＯ２，ＩＯ６，ＩＯ９，ＩＯＤから出力する。 - 特許庁

In the scrambling/descrambling section 21, a method for generating keys q0-q7 to be used for scramble processing and or descrambling processing is updated, taking the opportunity in which at least two selected from among the scrambled signal IO, the command Cmd, the reading data Dtr and the output data s0-s7 meets predetermined conditions.例文帳に追加

スクランブル／デスクランブル部２１は、スクランブル済みの信号ＩＯ、コマンドＣｍｄ、読み出しデータＤｔｒ、出力データｓ０〜ｓ７のうちの、少なくとも二つから選択されるものが所定の条件を満足することを契機として、スクランブル処理及び／又はデスクランブル処理に用いられるキーｑ０〜ｑ７を生成する方法の更新が行われる。 - 特許庁

In the computer system having an FPGA 11 among a CPU 10, a nonvolatile memory 14, a memory 15 and a peripheral IO device 16, etc., the nonvolatile memory 14 as one of the peripheral devices stores a program processed by the CPU 10 and the configuration data of the FPGA 11.例文帳に追加

ＣＰＵ１０と不揮発性メモリ１４、メモリ１５、及び周辺ＩＯ装置１６等の周辺装置との間にＦＰＧＡ１１を備えるコンピュータ装置であって、周辺装置の１つとしての不揮発性メモリ１４は、ＣＰＵ１０に処理させるプログラムとＦＰＧＡ１１のコンフィグレーションデータとを格納する。 - 特許庁

Judgement about many IO output MOUT and an expected value is performed en block, judgement information DOUT of the result is outputted to an error information obtaining device 22, table information is read out successively for every block in an analysis processing device 23 and replacement data are obtained, and the replacement data can be outputted to an external tester in serial through an external I/F circuit 24.例文帳に追加

多数のＩＯ出力ＭＯＵＴを一括して所定の期待値との判定を行い、その結果の判定情報ＤＯＵＴをエラー情報取得装置２２に出力し、解析処理装置２３においてブロック毎に順にテーブル情報を読み出して置換データを求め、その置換データを外部Ｉ／Ｆ回路２４を介して外部のテスタへシリアルに出力することができる。 - 特許庁

In an image input output system, an IO controller 336 reads and searches the reception history of data received via a network 347 or a public line 349 from a Memory 339 on the basis of information for specifying a sender arbitrarily set in advance and information for specifying a reception period as a searching condition and determines whether or not the desired data have already be received.例文帳に追加

画像入出力システムは、検索条件として予め任意に設定された送信元を特定する情報と受信期間を特定する情報とに基づいて、自装置がネットワーク３４７または公衆回線３４９を介して受信したデータの受信履歴をＭｅｍｏｒｙ３３９から読み出して検索し、所望のデータを既に受信したか否かを判定する。 - 特許庁

An IO device with an intelligent HMI function is equipped with a camera 40, which takes a picture of object materials and inputs data related to the image, and an HMI unit 100 which is connected between the camera 40 and an information processing system LAN 31 in an on-vehicle network, and functions as an HMI related to the image.例文帳に追加

インテリジェントＨＭＩ機能付きＩＯ機器は、対象物を撮像してその画像に関するデータを入力するカメラ４０と、このカメラ４０と車載ネットワークシステム内の情報処理系ＬＡＮ３１との間に接続され、画像に関するＨＭＩとして機能するＨＭＩユニット１００とを備える。 - 特許庁

An output control part of the semiconductor device specifies one IF part that does not performs an input and an output with the current IO part, selects a selector connected to the specified IF part and outputs a select signal indicating that an internal operation output signal (internal observation data) being an operating state is output to the selected selector.例文帳に追加

半導体装置の出力制御部は、現在ＩＯ部との間で入出力を行っていない１のＩＦ部を特定し、特定したＩＦ部と接続されたセレクタを選択し、選択したセレクタに対して動作状態である内部動作出力信号（内部観測データ）を出力する旨を示すセレクト信号を出力する。 - 特許庁

Further, redundant light amplifiers RWA0 to 3 are provided corresponding to the redundant main IO lines RIO0* to 3*, one corresponding pair or all data input buses DIB0 to 7 are connected selectively through input multiplexers MXI0 to I3, and one or all data output buses corresponding to the output terminals of the redundant amplifiers are connected selectively through output multiplexers.例文帳に追加

また冗長メインＩＯ線ＲＩＯ０＊〜３＊に対応して冗長ライトアンプＲＷＡ０〜３を設けるとともに、対応する一対又はすべてのデータ入力バスＤＩＢ０〜７との間を、入力マルチプレクサＭＸＩ０〜Ｉ３を介して選択的に接続し、冗長メインアンプの出力端子と対応する一対又はすべてのデータ出力バスとの間を、出力マルチプレクサを介して選択的に接続する。 - 特許庁

A microprocessor 104 actualizes various functions by controlling respective parts through software processes based upon control programs stored in its ROM and RAM and a level detecting circuit 1041 that the microprocessor 104 is equipped with detects the level of Ec/Io of a pilot signal from a base station from measurement data reported from a signal retrieving circuit 113.例文帳に追加

マイクロプロセッサ１０４は、自己のＲＯＭおよびＲＡＭに記憶している制御プログラムにしたがったソフトウェア処理により各部を制御して、各種の機能を実現するもので、マイクロプロセッサ１０４に備えられるレベル検出回路１０４１は、信号検索回路１１３より通知される測定データより基地局からのパイロット信号のＥc／Ｉoのレベルを検出する。 - 特許庁

Selection is instructed to a first register means to be arranged on an address space of a CPU (2) such as an internal I/O register of an IO port (11) by outputting a control signal from the CPU and input and output are performed by a data bus (SDDB) separated from a bus (IDB) to be used for reading the instruction of the CPU.例文帳に追加

ＩＯポート（１１）の内部Ｉ／Ｏレジスタなどの、ＣＰＵ（２）のアドレス空間上に配置される、第１のレジスタ手段に対して、ＣＰＵから制御信号を出力して、選択の指示を行なうとともに、ＣＰＵの命令リードに使用するバス（ＩＤＢ）とは、分離されたデータバス（ＳＤＤＢ）によって、入出力を行なうようにする。 - 特許庁

The noise reduction circuit is configured such that a delay circuit is inserted to each bit of each semiconductor to individually shift an inversion timing of output data so as to deviate a peak timing of the transient current momentarily flowing through the output IO buffer thereby reducing a noise due to a sudden change in a power supply voltage and a GND voltage in the inside of each semiconductor.例文帳に追加

半導体の出力の各ビット毎に遅延回路を挿入して出力データの反転のタイミングを個々にずらし、出力ＩＯバッファで瞬間的に流れる過渡電流のピークタイミングをずらすことにより、半導体内部の電源電圧およびＧＮＤ電圧の急変によるノイズを低減させるように構成する。 - 特許庁

A file control program is configured of: an execution file (self-extract exe) for starting an application program and a control module (IO injection module or the like) to be transmitted with an encrypted application file; and a control module for decrypting the application file in an I/O level, and for causing the application program to read only original data to be displayed by the application program.例文帳に追加

第１の発明にかかるファイル制御プログラムは、暗号化されたアプリケーションファイルとともに送信される、アプリケーションプログラムと制御モジュール（ＩＯインジェクションモジュール等）を起動する実行ファイル（自己解凍ｅｘｅ）、Ｉ／Ｏレベルでアプリケーションファイルを復号化してアプリケーションプログラムによって表示される原データのみをアプリケーションプログラムに読み込ませる制御モジュールからなる。 - 特許庁