「Line Bus」に関連した英語例文の一覧と使い方(24ページ目) - Weblio英語例文検索

In the method for repairing a distribution panel 1 including a main breaker 3, branch breakers 4 and a plurality of bus bars 7 for interconnecting them when adding a function for suppressing signal passage in power line communication to the panel 1, constitutional elements 13 and 14 of a blocking filter 11 for suppressing signal passage in power line communication are fixed directly to the plurality of bus bars 7.例文帳に追加

本発明は、主幹ブレーカ３及び分岐ブレーカ４とこれらを互いに接続する複数本のブスバー７とを備えた分電盤１に対して、電力線通信の信号通過を抑制する機能を付加するための分電盤１の改修工法であって、電力線通信の信号通過を抑制するブロッキングフィルタ１１の構成素子１３，１４を、複数本のブスバー７に直接取り付けるようにする。 - 特許庁

In the two-wire bus, with which N pieces of transmitting/ receiving units are connected between the two-wire buses having two wires of HIGH signal line and LOW signal line and the first and Nth transmitting/ receiving units among these units are provided with the terminating resistors of the buses, this bus is configured by incorporating an open detecting circuit for detecting the electric open state of the terminating resistor.例文帳に追加

ＨＩＧＨ信号線とＬＯＷ信号線との二線を有する二線式バスの該バス間にＮ個の送受信ユニットを接続し、該ユニットのうち第１番目の送受信ユニットと第Ｎ番目の送受信ユニットに前記バスの終端抵抗を備えた二線式バスにおいて、前記終端抵抗が電気的にオープン状態にあることを検出するオープン検出回路を内蔵して構成する。 - 特許庁

On each clamp member, at least one applicator shoe adapted to press a friction belt facing a polishing surface along a limited surface as an essential factor to a bus line parallel to the axis of the surface to be polished is installed.例文帳に追加

各クランプ部材は、研磨面の軸に平行な母線に必須要件として限定される面に沿う研磨面に対向して摩擦ベルトを押圧するように順応する少なくとも１つのアプリケータシューを装着する。 - 特許庁

To prevent damage of the load of a branch circuit caused by a failure of a neutral phase, when a large number of two-pole system branch breakers for 100 V circuits are arranged on both sides of a single-phase three-line system bus-bar.例文帳に追加

単相３線式の母線ブスバーの両側に１００Ｖ回路用の２極式分岐ブレーカが多数配列された分電盤において、中性相欠相による分岐回路負荷の損傷を防止する。 - 特許庁

In an active matrix type display device, a data drivers 11A and 11B are disposed on the upper and lower sides with a display section 13 in between, and each source bus line is divided into upper and lower portions and connected to the upper and lower data driver respectively.例文帳に追加

アクティブマトリックス型表示装置において、表示部１３を挟んで上下にデータドライバ１１Ａおよび１１Ｂが設けられ、各ソースバスラインは上下に２分割されてそれぞれ上下データドライバに接続されている。 - 特許庁

When a user of a cellular phone 1 instructs the measurement of the geomagnetic latitude by an operation part 70, a CPU 30 reads an output value of a geomagnetic sensor 20 and an output value of an inclination sensor 10 via a bus line 110 in.例文帳に追加

携帯電話機１のユーザが操作部７０により地磁気緯度の計測の指示を行うと、ＣＰＵ３０はバスライン１１０を介して地磁気センサ２０の出力値及び傾斜センサ１０の出力値を取り込む。 - 特許庁

In the case the functional deficiency being an alarm factor takes place (S201), a system control part 4 constituting the facsimile machine 20 sends a signal to an operation displaying part 2 through a bus line 10 and displays an alarm (S202).例文帳に追加

アラーム要因たる機能上の不具合が発生している場合（Ｓ２０１）、ファクシミリ装置２０を構成するシステム制御部４は、バスライン１０を通じて操作表示部２へ信号を送り、アラームを表示する（Ｓ２０２）。 - 特許庁

To reduce the variation of the value of each bit of data to be transferred through a bus line in a driving circuit for a liquid crystal display device which transfers image data to a liquid crystal panel.例文帳に追加

画像データを液晶パネルへ転送する液晶表示装置の駆動回路において、バスラインで転送されるデータの各ビットの値の変化量を低減することができる液晶表示装置の駆動回路を実現する。 - 特許庁

A relay bus bar 16 as a voltage detection line to detect and supply to a CPU the terminal voltage of a smoothing capacitor 12 is disposed along the inner periphery of a case 10 that encases the smoothing capacitor and the inverter.例文帳に追加

平滑コンデンサやインバータを収容するケース１０の内周に沿って、平滑コンデンサ１２の端子電圧を検出してＣＰＵに供給する電圧検出線としての中継バスバ１６を配置する。 - 特許庁

To provide a display panel driving device capable of detecting a defect in a data bus line even when an amount of change of gradation voltage is slight for an amount of change of gradation setting.例文帳に追加

階調設定の変化量に対して階調電圧の変化量が微小である場合においても、データバスラインの欠陥を容易に検出することが出来る表示パネル駆動装置を提供することを目的としている。 - 特許庁

A voltage flicker analysis device 20 decomposes a current flowing in a load line 12 into four current components of an active component, a reactive component, a negative phase component and a distorted wave component with a phase of voltage of a bus bar 10 as reference.例文帳に追加

電圧フリッカ解析装置２０は、母線１０の電圧の位相を基準にして負荷線１２を流れる電流を、有効分、無効分、逆相分、および歪波分の４つの電流成分に分解する。 - 特許庁

To provide a bus configuration circuit capable of normally working even if a signal line from a master module outside a PLATFORM to a slave module inside the PLATFORM is removed in design using an IP (Intellectual Property).例文帳に追加

IP（Intellectual Property）を使用した設計において、ＰＬＡＴＦＯＲＭ外のマスターモジュールからＰＬＡＴＦＯＲＭ内のスレーブモジュールへの信号線を排除した場合にも、正常に動作することが可能なバス構成回路を提供する。 - 特許庁

To surely prevent a disconnector from erroneously cutting off a load current at the operation of an arbitrary disconnector used when power is supplied to a power distribution line via a switching bus-bar of a power distributing substation.例文帳に追加

変電所の切替母線を介して配電線に電力を供給する場合に使用される任意断路器の操作時に、誤って断路器が負荷電流を遮断することを確実に防止することができる。 - 特許庁

Since the SW-TFT15 is turned off when the main panel 2 is displayed, the capacitance of each source bus line 9 can be made nearly uniform and block-like unevenness of luminance caused by the difference in the delay of a source signal can be prevented.例文帳に追加

メインパネル２を表示するときには、ＳＷ−ＴＦＴ１５をオフにするので、各ソースバスライン９の容量をほぼ均一にすることができ、ソース信号の遅延の差によるブロック分かれを生じさせない。 - 特許庁

For example, since access can be simultaneously made to 4 bites (an oblique line part) with a third bit as the forefront from a start of reception, even if the minimum unit of the data treated by the transmitter is 8 bits, the data can be transferred in the 32-bit width of the data bus.例文帳に追加

例えば、受信開始から３バイト目を先頭とする４バイト（斜線部）に同時にアクセスし得るので、送信元が扱うデータの最小単位が８ビットであっても、データバスの３２ビット幅で転送が行える。 - 特許庁

A serial communication CPU 16 is connected to the communication bus by a connection terminal 22, and address contents of the CPU 32 are changed by a signal line 24 to make the CPU emulator 10 take the place of the CPU 32.例文帳に追加

シリアル通信ＣＰＵ１６は接続端子２２により通信バスに接続され、信号線２４により当該ＣＰＵ３２のアドレス内容を変更してＣＰＵエミュレータ１０を当該ＣＰＵ３２に成り代わらせる。 - 特許庁

A DC/DC controller 12 makes off the supply of voltage to the terminal 16 of the memory bus line 14 when an access to the memory device 30 is not detected when the power saving mode transfer signal is inputted.例文帳に追加

ＤＣ／ＤＣコントローラ１２は、省電力モード移行信号が入力されたときにメモリデバイス３０に対するアクセスが検出されなかった場合に、メモリバスライン１４の終端部１６への電圧の供給をオフする。 - 特許庁

Each lighting fixture 2 has a wiring switching section 27 for switching a transition wiring form and a bus-type wiring form by short-circuiting or opening connection terminals 26a, 26b where the transmission line L is made at transition-wiring.例文帳に追加

各照明器具２は、伝送線Ｌがわたり配線される接続端子２６ａ、２６ｂを短絡又は開放することにより、わたり配線形式とバス型配線形式とに切り替える配線切替部２７とを有する。 - 特許庁

The connecting wiring 121 is constituted of a metallic connecting part 121a which is formed simultaneously with the data bus line etc., and an ITO connecting part 121b which is formed simultaneously with the sub-pixel electrodes 120a to 120c.例文帳に追加

この接続配線１２１は、データバスライン１１５等と同時に形成された金属接続部１２１ａと、副画素電極１２０ａ〜１２０ｃと同時に形成されたＩＴＯ接続部１２１ｂとにより構成されている。 - 特許庁

In an active matrix substrate provided with a display region and the active matrix region, a switching transistor 24 is formed on a gate switching bus line 22 for driving the switching transistor 24 provided in the active matrix region.例文帳に追加

ディスプレイ領域およびアクティブマトリクス領域を備えるアクティブマトリクス基板において、アクティブマトリクス領域に設けられたスイッチングトランジスタ２４を駆動するゲートスイッチングバスライン２２上にスイッチングトランジスタ２４が形成されている。 - 特許庁

Desirably, if the control signal cannot be transmitted by the direct communication line DL, the control device 14 determines whether or not a collision occurs to the vehicle according to the control signal transmitted by the bus CAN_BUS.例文帳に追加

好ましくは、制御部１４は、ダイレクト通信線ＤＬで制御信号を伝達できない場合には、バスＣＡＮ＿ＢＵＳによって伝達された制御信号に応じて車両に対する衝突発生の有無を判断する。 - 特許庁

Gate pulse selection circuit 27 consist of plural switch circuits, and these switch circuits are turned on by the selection signal to electrically connect wiring where gate pulse signals GP1 to GP192 pass, and a gate bus line.例文帳に追加

ゲートパルス選択回路２７は、複数のスイッチ回路により構成されており、選択信号によりこれらのスイッチ回路がオンとなって、ゲートパルス信号GP1 〜GP192 が通る配線とゲートバスラインとの間を電気的に接続する。 - 特許庁

The circuit provided to the substrate 2 generates an image signal and electric power to be sent to the display device 3 from data for image display and electric power transmitted by the computer 4 through the bus line.例文帳に追加

その基板２に設けられた回路によって、前記バスラインを介して前記コンピュータ４より伝送される画像表示用データと電力とから、前記表示装置３に伝送される画像信号と電力とが生成される。 - 特許庁

The light shielding electrodes 53 are isolated, is overlapped to a comb-shaped part 71a extended adjacently to the drain bus line 56 of a pixel electrode 71 with an insulating film therebetween, and is brought into an electrically floating state when operated.例文帳に追加

遮光電極５３は、孤立していると共に、画素電極７１のドレインバスライン５６に隣接して延在する櫛歯状部７１ａと絶縁膜を挟んで重なっており、動作時には電気的にフローティング状態となる。 - 特許庁

The management system for power is constituted so that protocol conversion is performed by an RS485 system and a micro LAN system and the measuring apparatuses/controllers are connected by bus by connecting a protocol converter 11 with a key communication line 2.例文帳に追加

基幹通信回線２にプロトコル変換器１１を接続し、ＲＳ４８５方式とマイクロＬＡＮ方式とでプロトコル変換を行うとともに、計量器・制御機器をバス接続できるようにした電力用管理設システムとする。 - 特許庁

To provide an X-ray photographing device capable of preventing excessive registration of defective pixels resulting from the leak of current to the downstream side of a data bus line, and a missing detection method of a two-dimensional array X-ray detector.例文帳に追加

データバスラインの下流側への電流のリークに起因する欠損画素の過剰登録を防止することが可能なＸ線撮影装置および二次元アレイＸ線検出器の欠損検出方法を提供する。 - 特許庁

To provide USB(universal serial bus) equipment, which can be automatically reset when a power source is turned on, in the case of a runaway or when a reset (RESET) state is detected on a USB line, and is excellent in reliability and operability.例文帳に追加

電源立ち上げ時、暴走時、ＵＳＢライン上のリセット（ＲＥＳＥＴ）ステート検出時に、ＵＳＢ機器を自動的にリセットすることができる信頼性ならびに運用上優れたＵＳＢ機器を提供する。 - 特許庁

The overall control unit 10 is composed of a known microcomputer comprising a CPU 10a, a ROM 10b, a RAM 10c, an input/output port (I/O port) 10d, a bus line 10e connecting them, etc.例文帳に追加

尚、全体制御装置１０は、ＣＰＵ１０ａ、ＲＯＭ１０ｂ、ＲＡＭ１０ｃ、入出力ポート（Ｉ／Ｏポート）１０ｄ及びこれらを結ぶバスライン１０ｅなどからなる周知のマイクロコンピュータにより構成されている。 - 特許庁

Further, the entire controller 10 consists of a conventional microcomputer comprising: a CPU 10a; a ROM 10b; a RAM 10c; an input/output port (I/O port) 10d and a bus line 10e interconnecting the above components or the like.例文帳に追加

尚、全体制御装置１０は、ＣＰＵ１０ａ、ＲＯＭ１０ｂ、ＲＡＭ１０ｃ、入出力ポート（Ｉ／Ｏポート）１０ｄ及びこれらを結ぶバスライン１０ｅなどからなる周知のマイクロコンピュータにより構成されている。 - 特許庁

For example, for a memory cell 3(1, p) of address 1, sources of the NMOS transistors 11(1, p), 12(1, p) of which the gates are connected to the search bus SB(p) or XBP(p) are connected to a match line ML0 of address 0.例文帳に追加

例えば、１番地のメモリセル３（１、ｐ）については、ゲートがサーチバスＳＢ（ｐ）又はＸＳＢ（ｐ）に接続されているＮＭＯＳトランジスタ１１（１、ｐ）、１２（１、ｐ）のソースを０番地のマッチラインＭＬ０に接続する。 - 特許庁

In a bus powered USB device to which power is supplied from a host a press button switch which is in a conductive status when not operated is inserted in the middle of a power source line to be used for power supply.例文帳に追加

ホストから電力が供給されるバスパワード方式のＵＳＢ機器において、電力供給に用いる電源線の途中に、操作しないときに導通状態になる押しボタンスイッチを挿入するようにした。 - 特許庁

The timing to form the pulses of a narrow width by differentiating the output of the shift register 22 by the differentiating circuit 23 and to supply the video signals to the video bus line L1 by feeding these pulses back to the external driving circuit 4 is set.例文帳に追加

シフトレジスタ２２の出力を微分回路２３で微分して幅狭のパルスを生成し、このパルスを外部駆動回路４にフィードバックしてビデオバスラインＬ１に映像信号を供給するタイミングを設定する。 - 特許庁

The slave device 200 is connected to a signal line 13 of a bus 10 by daisy chain connection, a resistor 201 is connected between the signal lines 13 in series, and a switch means 202 is connected to the resistor 201 in parallel.例文帳に追加

スレーブ装置２００をバス１０の信号線１３にディジーチェーン接続し、信号線１３間に抵抗器２０１を直列接続するとともにスイッチ手段２０２を抵抗器２０１に対して並列接続する。 - 特許庁

To provide an apparatus which provides termination with respect to signals transmitted through a bus line, and a memory system which can prevent the number of sockets from increasing and a continuity module from being used by using the apparatus.例文帳に追加

バスラインを通じて伝達される信号に対する終端を容易に提供できる装置及びこの装置を用いることによりソケットピン数の増加及び連続モジュールの必要性をなくせるメモリシステムを提供する。 - 特許庁

It is possible to connect the horizontal transfer registers 115, 116 with the linear transfer poly silicon electrodes 101, 102 by the drive method above so as to simplify the electrode pattern and reduce the bus line part.例文帳に追加

このような駆動方法により、直線状の転送用ポリシリコン電極１０１、１０２で各水平転送レジスタ１１５、１１６をつなぐことが可能となり、電極パターンを簡素化し、バスライン部の縮小が可能となる。 - 特許庁

The signal processing unit 21 performs cylindrical surface conversion processing 26 and time delay integration processing 27 on the large amount of transmitted diffraction data, and transmits image data of a processing result to a bus 23 by each line data.例文帳に追加

信号処理部２１は送られてきた大量の回折線データに対して円筒面変換処理２６及び時間遅延積分処理２７を行い、処理結果の画像データを１ラインの行データごとにバス２３へ伝送する。 - 特許庁

Test data is set at the register 12 from a common bus 3, and by comparing the value of the test data with an output value acquired from the monitoring output signal line 28, tests on whether the connection is correct or not are performed.例文帳に追加

共通バス３からレジスタ１２にテストデータをセットし、そのテストデータ値と、モニタリング出力信号線２８から取得する出力値を比較することにより、正しく接続されているかどうかのテストを行う。 - 特許庁

To prevent contrast from decreasing by making voltages applied to pixel electrodes follow up input voltages to a data bus line without delay, in a liquid crystal display device using a ramp voltage to a gray level voltage source.例文帳に追加

階調電圧源にランプ電圧を使用した液晶表示装置において、画素電極に印加される電圧がデータバスラインの入力電圧に遅れずに追随できるようにしてコントラストの低下を防止できるようにする。 - 特許庁

The protruding structure has a slope inclined toward at least one of the first and the second substrates, and is arranged on at least one of the first and the second substrates in parallel to the first bus line.例文帳に追加

突起状の構造物は、第１及び第２の基板上のうち少なくとも一方に対して傾斜する斜面を持ち、第１及び第２の基板上のうち少なくとも一方に該第１のバスラインと平行に設けられる。 - 特許庁

An SDRAM control part 43 configuring a memory controller 40 is connected through a bus(signal line) to each memory M1 and M2, and a signal is transmitted between the memories M1 and M2 according to the instruction content of a CPU 11.例文帳に追加

メモリコントローラ４０を構成するＳＤＲＡＭ制御部４３はバス（信号線）により各メモリＭ１、Ｍ２と相互接続され、ＣＰＵ１１の命令内容に従って、各メモリＭ１、Ｍ２との間で信号を伝送させる。 - 特許庁

Each MMR connected to a controller and a field bus 14 comprises an MMR breaker 1 and a control circuit 4, a motor 15 is connected to a power line 10 through the breaker 1 and started/stopped by a contactor 8.例文帳に追加

コントローラ１１とフィールドバス１４に接続された各ＭＭＲは、ＭＭＲ遮断器１と制御回路４からなり、モータ１５は遮断器１を介して電力線１０に接続され、接触器８により起動／停止される。 - 特許庁

In the method for producing a thin film transistor element sheet in which a plurality of thin film transistors each having a gate electrode, a gate insulation layer, a semiconductor layer, a source electrode and a drain electrode on a support are connected through a gate bus line and a source bus line, the drain electrode is connected with a pixel electrode and a step for forming the pixel electrode of a fluid electrode material is included.例文帳に追加

支持体上に、ゲート電極、ゲート絶縁層、半導体層、ソース電極およびドレイン電極を有する薄膜トランジスタが、ゲートバスラインおよびソースバスラインを介して、複数個、連結された薄膜トランジスタ素子シートの製造方法において、該ドレイン電極に画素電極が連結され、且つ、該画素電極が流動性電極材料から形成される工程を有することを特徴とする薄膜トランジスタ素子シートの製造方法。 - 特許庁

A plurality of driver control cards delivering PWM signals as respective drive control signals to a power control section supplying a drive voltage to a plurality of motors, and a host controller circuit connected with the driver control cards through a bus line are arranged on a bus board and a differential signal is used as a PWM signal from the driver control card.例文帳に追加

バスボード上に、複数のモータに駆動電圧を供給する電力制御部に対しそれぞれ駆動制御信号としてＰＷＭ信号を出力する複数のドライバーコントロールカードと、これらにバスラインで接続された上位コントローラ回路とを配置し、ドライバーコントロールカードからのＰＷＭ信号として差動信号を用いるようにした。 - 特許庁

To provide a transmitting/receiving unit for two-wire bus, with which it can be discriminated whether signal transmitting/receiving abnormality is caused by the open state of a two-wire bus line or by a signal receiving side device by detecting the open state of a terminating resistor in a transmitting/ receiving unit for transmitting/receiving signals when there is abnormality in the exchange of signals.例文帳に追加

信号の授受に異常がある場合に、信号の送受信を行う送受信ユニットの終端抵抗のオープン状態を検出できるようにし、信号の送受信異常が二線式バスラインのオープン状態によるものか、信号受信側の装置によるものかを判断することができる二線式バスの送受信ユニットを提供すること。 - 特許庁

One bit is composed of global bit lines of adjacent columns which are made hierarchical a write/read circuit 2(0) which is connected to one global bit line GB constituting the bit or a write/read circuit 2(1) which is connected to the other global bit GB is connected to a CPU bus or system bus selectively through a multiplexer 3.例文帳に追加

この発明は、階層化された隣り合うカラムのグローバルビット線で同一ビットが構成され、同一ビットを構成する一方のグローバルビット線ＧＢに接続された書き込み・読み出し回路２（０）又は他方のグローバルビットＧＢに接続された書き込み・読み出し回路２（１）をマルチプレクサ３によりＣＰＵバス又はシステムバスに選択的に接続して構成される。 - 特許庁