| 例文 |
Line Busの部分一致の例文一覧と使い方
該当件数 : 1443件
Each memory module is provided with plural memory devices, a signal input/output part, a buffer, and a control and address bus and the memory devices are successively connected via the buffer to the output line of the buffer, so that signals through the control and address bus are inputted to each memory device with a time difference.例文帳に追加
各メモリモジュールは、複数のメモリ装置、信号入出力部、バッファ、制御及びアドレスバスを具備し、制御及びアドレスバスを通した信号がバッファを経て各メモリ装置に時間差をおいて入力されるようにメモリ装置がバッファの出力ラインに順次に連結される。 - 特許庁
To provide an active matrix type display device and, permitting to easily discriminate a specific bus line when inspecting bus lines and restoring a defect, and a manufacturing method therefor, relating to an active matrix type display device having a switching element at each pixel and the manufacturing method therefor.例文帳に追加
本発明は、各画素にスイッチング素子を有するアクティブマトリクス型表示装置及びその製造方法に関し、バスラインの検査や欠陥修復を行う際に、容易に特定のバスラインを識別することのできるアクティブマトリクス型表示装置及びその製造方法を提供することを目的とする。 - 特許庁
A plurality of banks A and B in a main storage part 101 respectively share a two-way data transfer bus line TBL belonging to a transfer circuit 103, and are also provided with a transfer means between different banks that transfers data between the banks by the two-way transfer bus TBL.例文帳に追加
主記憶部101内の複数のバンクA,バンクBそれぞれは、転送回路103が有する双方向のデータ転送バス線TBLを共有するとともに、バンク間は互いに双方向の転送バスTBLによりデータの転送を行う異バンク間転送手段を備える。 - 特許庁
In a DC line from which a waveform rectified by a rectifier D is outputted, noise eliminating capacitors C3 and C4 are connected between a bus P and the ground G and between a bus N and the ground G, respectively, thereby eliminating noise between the buses P, N and the ground G (frame ground of a fiber machine).例文帳に追加
整流部Dによる整流波形が出力される直流ラインにおいて、母線P−接地G間及び、母線N−接地G間に、各ノイズ除去コンデンサC3、C4を接続して、母線P、Nと接地G(繊維機械のフレームグラウンド)との間のノイズを除去する。 - 特許庁
A positive bus bar 40 and a negative bus bar 50 are arranged inside a virtual polygonal cylinder-shaped body T1 which is formed by perpendicularly extending "a virtual polygon P1 formed by connecting both ends of all sides positioned on the virtual surface S1 with a straight line" to the virtual surface S1.例文帳に追加
正バスバー40および負バスバー50は、「仮想平面S1上に位置する全ての前記辺の両端部を直線で結ぶことで形成される仮想多角形P1」を仮想平面S1に垂直な方向へ延伸することにより形成される仮想多角筒T1の内側に配置されている。 - 特許庁
To perform detection of occurrence of an error in an address signal and specification of a fault address line during a normal operation concerning a bus system and a bus failure coping method, and to, when an address fault is occurred, perform access successively even after the address fault is occurred in a memory area which has been accessed until that time.例文帳に追加
バスシステム及びバス障害対処方法に関し、通常の運用動作中にアドレス信号の誤り発生の検出及び障害アドレス線の特定を行い、アドレス障害発生時、それまでアクセスしていたメモリ領域にアドレス障害発生後も引き続きアクセス可能とする。 - 特許庁
A writing data bus corresponding to each writing port of all interleaved cells is used commonly by all storage cells 410a-410c in a common interleave group, as each adjacent pairs of storage cells in a common row use commonly a bit line integrated to a common data bus, the number of bit lines required is reduced.例文帳に追加
全てのインタリーブされたセルの各書き込みポートに対応する書き込みデータ・バスが、共通インタリーブ・グループにおける全ての記憶セルによって共用され、共通行における記憶セルの各隣接対は、共通データ・バスに結合されたビット線を共用するので、必要なビット線数が減少する。 - 特許庁
While one CPU 1 uses the common bus and memory control signal line, in order to avoid the collision of memory access between the respective CPU 1 and 2, the bus control circuit 3 outputs the wait signal to the other CPU 2 and the wait signal is applied by the time when the memory access of the CUP 1 is finished.例文帳に追加
バス制御回路3は、各CPU1,2のメモリアクセスの衝突を回避するため、一方のCPU1が共通のバス及びメモリ制御信号線を使用しているときは、他方のCPU2に対しウエイト信号を出力し、CPU1のメモリアクセスが終了するまでウエイトをかける。 - 特許庁
This encoder output method of the bus communication type encoder superimposes the information on the actual number of encoders 1-6 connected to a bus communication line 10 on the request signals 9, changes the cycle of the request signals corresponding to the number of the encoders and shortens the communication time.例文帳に追加
本発明によるバス通信型エンコーダ装置のエンコーダ出力方法は、バス通信ライン(10)に接続されたエンコーダ(1〜6)の実際の台数情報をリクエスト信号(9)に乗せてリクエスト信号のサイクルを台数に応じて変え、通信時間を短縮できる方法である。 - 特許庁
The station is located in the center of the former Kuse-gun, southwest of Uji City, while Joyo City and Kumiyama-cho Kuse-gun are accessible on foot; the Kintetsu Nara Line runs along with the JR Nara Line of West Japan Railway Company and runs close to the JR Nara Line near Shinden Station in an "X" configuration; various bus routes are operated from the bus terminal, and there are a few car rental agencies next to the station; this area is expected to develop in the future as a key traffic and economic area in Yamashiro region (population: approximately 600,000). 例文帳に追加
旧久世郡の中心部付近、宇治市の南西部に位置し、城陽市、久世郡久御山町も徒歩圏で、又西日本旅客鉄道奈良線と新田駅(京都府)付近でX(エックス字)型に接し、バスターミナルから各方面へバス路線が張り巡らせられ、また駅のすぐそばにはレンタカーの店舗も数店あり、一体は山城地区(人口約60万人)の交通結節点、経済の中心地として今後の整備と発展が期待される。 - Wikipedia日英京都関連文書対訳コーパス
A reception packet 7 received from a relay line 61 via a WAN 6 is fed to a reception buffer 41 via a CPU 2 and a CPU bus 21, and stored therein in a received sequence.例文帳に追加
中継回線61からWAN6を介して受信された受信パケット7は、CPU2、CPUバス21を介して受信バッファ41に供給され、受信された順に記憶される。 - 特許庁
A first kind of port 16 is a signal line group that an ordinary RAM, etc., has and equipped with an address bus, so it is an input/output port which accesses data at random.例文帳に追加
第1の種類のポート16は、通常のRAM等が有する信号線群であり、アドレスバスを具備していることにより、ランダムにデータをアクセスする入出力ポートである。 - 特許庁
To provide a storage device capable of eliminating the need of installing an interruption signal line or stipulating a new bus protocol and notifying a host device of the generation of a failure of data read in the inside.例文帳に追加
割り込み信号線の設置や新たなバスプロトコルの規定が不要で、内部におけるデータ読み出しの不具合の発生をホスト装置に通知可能とする記憶装置を提供する。 - 特許庁
On a transparent substrate 101, CF layers 102, 103, 104 and a source bus line 105 are formed and a BM layer 106 is formed with back exposure by using the CF layer 102 as a mask.例文帳に追加
透明基板101上にCF層102、103、104及びソースバスライン105を形成し、CF層102をマスクとして裏面露光によりBM層106を形成する。 - 特許庁
When a reset signal is input to a latch 7, a bus 2 and a line Li are pulled up by pull-up resistors RA0-RA20 since transistors TR0-TR20 are ON by the low-level output of the latch.例文帳に追加
リセット信号がラッチ7に入力されると、そのローレベル出力によりトランジスタTR0〜TR20がオンするので、バス2及びラインLiはプルアップ抵抗RA0乃至RA20によりプルアップされる。 - 特許庁
Further, an interrupt signal generated on the side of the docking station 200 is serially transferred from the controller 35 through the serial LVDS line for transferring the data of the bus cycle to the controller 15 as well.例文帳に追加
さらに、ドッキングステーション200側で発生された割り込み信号も、バスサイクルのデータを転送するシリアルLVDS線路を介してコントローラ35からコントローラ15にシリアル転送される。 - 特許庁
A DMA controller 2 writes the data transmitted from the transfer origin 1 to a FIFO 21, and transmits the data to a transfer destination 3 via the bus line according to writing speed of the transfer destination 3.例文帳に追加
DMAコントローラ2は、転送元1から送出されたデータをFIFO21に書き込み、転送先3の書き込み速度に合わせて転送先3へバスラインを介して送出する。 - 特許庁
When face image matched thereto is present in the face information storage unit 624, the face determination unit 622 transmits face matching report data Di to a door controller 200 through a bus line 800.例文帳に追加
一致する顔情報が顔情報記憶部624に存在する場合、顔判断部622は、バスライン800を介してドアコントローラ200に顔一致通知データDiを送信する。 - 特許庁
Each HDD 10 receives a control signal from the control unit connected by an HDD bus 22, and receives a power signal from the power supply unit 19 connected by a power line 23.例文帳に追加
各HDD10は、HDDバス22で接続している制御部から制御信号を受信し、電源ライン23で接続している電源部19から電源信号を受信する。 - 特許庁
A system controller IC 1 transfers data to an IC 2 in periods of a Hi pulse of a clock 56 through an external bus line 51 and to an IC 3 in Lo pulse periods of the clock 56.例文帳に追加
システムコントローラIC1から外部データバスライン51を介して、クロック56のHiパルスの期間にIC2へのデータを、クロック56のLoパルス期間にIC3へのデータを転送する。 - 特許庁
The control unit 13 can be controlled by the microprocessor through the control line independent of the data bus 5, so the safe and secure control operation of the solenoid valve can be guaranteed.例文帳に追加
データバスとは独立した制御線を介してマイクロプロセッサによる制御ユニットの管理が可能となるため,電磁弁の安全かつ確実な制御動作を保障することが可能である。 - 特許庁
To provide a liquid crystal display device permitting to reduce a transfer frequency on a bus line when a display control device transfers display data containing ineffective display data to a driving circuit.例文帳に追加
表示制御装置から駆動回路に無効表示データを含む表示データを転送する際に、バスライン上の転送周波数を低減することができる液晶表示装置を提供する。 - 特許庁
To provide a telephone line network system in which one physical bus is configured with a plurality of telephone lines and data are transmitted among the plurality of telephone lines.例文帳に追加
複数の電話回線で1つの物理バスが構成でき、複数の電話回線でデータ伝送を相互に行えるようにした電話回線ネットワークシステムを提供することを目的とする。 - 特許庁
Both of a pair of complementary small amplitude data bus lines ND and *ND are respectively made conductive and nonconductive with a ground line in accordance with the value of selected bit data.例文帳に追加
選択されたビットデータの値に応じて一対の相補的な小振幅データバスラインND及び*NDの一方及び他方がそれぞれグランド線と導通し及び非導通となる。 - 特許庁
The branch line 13 is connected to a plus tab 14 and a minus tab 15 of the bus bars 11 and 12 through a connector plug 21 and a connector socket 22 which can be freely inserted/extracted, and a connecting structure 23.例文帳に追加
分岐線13は、各バスバー11・12のプラスタブ14およびマイナスタブ15に対して、挿抜自在なコネクタープラグ21およびコネクターソケット22と、接続構造23とを介して接続する。 - 特許庁
To improve EMI characteristics by lowering the clock frequency for transferring image data to a liquid crystal panel and decreasing the varying quantity for each bit of the image data transferred by a bus line.例文帳に追加
画像データを液晶パネルへ転送するためのクロック周波数を低減させ、バスラインで転送される画像データの各ビットの変化量を低減させ、EMI特性を改善する。 - 特許庁
A flow rate is calculated by a data processing personal computer 5 based on the transmitted data, and a correction value calculated from a difference between the calculated flow rate and the real flow rate is written through the data bus line 4 in a non-volatile memory 6.例文帳に追加
送出されたデータをもとにデータ処理パソコン5が流量演算を行い、実流量との差から求めた補正値をデータバスライン4を通じて不揮発メモリ6に書き込む。 - 特許庁
The direction of the air flow from an injection port 30 of the air knife 18 is inclined to a bus line 50 of the image carrier to move the carrier liquid toward the non-image formation region.例文帳に追加
エアナイフ18の噴出し口30からエア流の方向を画像担持体の母線50に対して傾斜させることによってキャリア液を非画像形成領域へ向かって移動させる。 - 特許庁
A cellulosic resin (a disappearance point is about 451°C) and, B2O3-PbO-ZnO series glass (weight ratio of PbO:ZnO:B2O3 is in the range of 85-95:0.1-10:3-10) with about 390°C of softening point are added to a bus line material.例文帳に追加
バスライン材料に、セルロース系樹脂(消失点が約451℃)と、軟化点が約390℃のB_2O_3-PbO-ZnO系ガラス(PbO:ZnO:B_2O_3の重量比が85〜95:0.1〜10:3〜10の範囲)を添加する。 - 特許庁
To provide an active matrix substrate, to be used for a display device having a plurality of display panels sharing a bus line, capable of preventing display failures such as block-like unevenness of luminance when displaying each display panel, and to provide a display device using the active matrix substrate.例文帳に追加
バスラインを共有する複数の表示パネルを有する表示装置において、各表示パネルの表示の際にはブロック分かれなどの表示不良を生じさせない。 - 特許庁
Also, in the main buses 1a, 1b, using the transformer channel E as a center, transmission-line channels C, transformer channels B, and main-bus channels D are disposed respectively and symmetrically in this order.例文帳に追加
また、主母線1a、1bには、それぞれ変圧器回線Eを中心として、送電線回線C、変圧器回線B及び主母線回線Dを、この順序で対称的に配置する。 - 特許庁
To provide a semiconductor memory, in which power consumption is reduced by preventing occurrence of a through-current between a pair of it line and a sub-data bus, and a chip can be made compact.例文帳に追加
ビット線対とサブデータバスとの間の貫通電流の発生を防止することによって消費電力が低減され,かつ,チップのコンパクト化が可能な半導体記憶装置を提供する。 - 特許庁
To reduce display trouble caused by fluctuation of pixel holding potential occurring as a result of fluctuation of source bus line potential in the effective display period by making a blanking period apparently longer.例文帳に追加
ブランキング期間を見掛け上長くして、有効表示期間においてソースバスライン電位の変動に起因して生じる画素保持電位の変動による表示不具合を低減する。 - 特許庁
The bus substrates 3 are horizontally supported by four supports planted on a frame (not illustrated) and arranged with an equal space along one and the same axis line formed by the optical diffusing body 1.例文帳に追加
バス基板3はフレーム(不図示)に植立した4本の支柱4により水平に支持し、光拡散体1を軸とする同一軸線上に沿って間隔を置いて等間隔に配置する。 - 特許庁
The memory protection system is configured so that voltage is supplied from the power supply part 40 to the flash memory part 20 while being accessed from the control part 10 to the flash memory part 20 through the bus line 60.例文帳に追加
そして、バスライン60を介して制御部60からフラッシュメモリ部20へアクセスされる間に、電源部40からフラッシュメモリ部20へ電圧を供給するように構成する。 - 特許庁
For each of elements 16a, a bus line 20 of conductivity higher than that of element 16a of Al or Au is provided in contact with the element 16a in the lengthwise direction of the element 16a.例文帳に追加
各エレメント16aには、AlやAuなどのエレメント16aよりも良導電性のバスライン20を、エレメント16aの長手方向に該エレメント16aと接触するように設けている。 - 特許庁
To provide an inexpensive dielectric material which can induce a thinner line width of a bus electrode, the method for forming an electrode of the plasma display panel, the substrate for plasma display panel, and the plasma display panel.例文帳に追加
低コストで、バス電極の線幅の細線化が図れる誘電体材料、プラズマディスプレイパネルの電極形成方法、プラズマディスプレイパネル用基板、およびプラズマディスプレイパネルを提供する。 - 特許庁
The data bus 17 is provided with plural column directional data transferring data lines 170 corresponding to the respective columns and plural line directional data transferring data lines 180 corresponding to the respective lines.例文帳に追加
データバス17は、各列に対応した複数の列方向データ転送用データライン170と、各行に対応した複数の行方向データ転送用データライン180とを備えている。 - 特許庁
Then an outputting connection switch SW3 and a reading connection switch 22 are turned on to transfer an output voltage signal corresponding to the signal component of the detection signal to an output bus line.例文帳に追加
その後、出力用接続スイッチSW3と読み出し用接続スイッチ22をオンにし、検出信号の信号成分に応じた出力電圧信号を出力バスラインに転送する。 - 特許庁
When the disconnected state of each system cable is detected, masking is operated, in response to the system switching instructed from the control part 56 via the control bus and the individual control signal line.例文帳に追加
そのうち、各系のケーブルの断状態が検出されたとき、制御バスを介して制御部56からの個別制御信号線により指示された系切替について、マスクする。 - 特許庁
The LCD latches the data sent through the LCD bus D0 to D3 successively according to clock pulses (CLK) and outputs latched data of one line longitudinally twice according to double pulses (DBLLP).例文帳に追加
LCDは、クロックパルス(LCLK)に基づいて、LCDバスD0乃至D3を介して送られてくるデータを順次ラッチし、ダブルパルス(DBLLP)に基づいて、ラッチしている1ライン分のデータを縦方向に2回出力する。 - 特許庁
An AC adaptor 1 which can supply a DC voltage to a PC main part 2 via an output line 3 is connected to the PC main part 2 with a bus 4 which enables bidirectional transmission of data signals.例文帳に追加
PC本体2へ出力線3を通じて直流電圧を供給するACアダプタ1が、PC本体2と双方向へデータ信号を転送可能なバス4で接続されている。 - 特許庁
Each slave processor controls the interface according to the command, and it communicates via a power bus in a target system by using an interface wafer, a power line modulation and an algorithm.例文帳に追加
各スレーブプロセッサは、そのコマンドにしたがってインターフェースを制御するとともに、インターフェースウェーハ、電力線変調およびアルゴリズムを用いて、ターゲットシステムの電力バスを介して通信する。 - 特許庁
To provide a communication control method and communication controller that prevent interruption of a speech head in the case of receiving data between devices interconnected by a bus line adopting, e.g. the IEEE 1394 system.例文帳に追加
例えばIEEE1394方式のバスラインで接続された機器間において、データを受信する際の頭切れを防止する通信制御方法及び通信制御装置を提案する。 - 特許庁
This gas-insulated electric apparatus comprises: bus-side disconnectors 1a gas-partitioned by gas sectioning spacers 2; a transformer 1b for an instrument; a breaker 1c; a line-side disconnector 1d; and cable heads 1e.例文帳に追加
ガス絶縁電気機器は、ガス区分用スペーサ2によりガス区画された母線側断路器1a、計器用変成器1b、遮断器1c、線路側断路器1d及びケーブルヘッド1eからなる。 - 特許庁
A connecting terminal for connecting a capacitive device such as a capacitor to a memory bus line 4 and the mounting area of the capacitive device 16 are arranged on a system circuit board.例文帳に追加
システム回路基板上には、コンデンサなどの容量性デバイス16をメモリバスライン4に接続するための接続端子、およびその容量性デバイス16の実装エリアが設けられている。 - 特許庁
The operation signal of a wiper switch 3 is inputted to a 1st electronic control unit 11 through a 2nd connector 26 and inputted to a 2nd electronic control unit 12 through a 1st bus line 21.例文帳に追加
ワイパースイッチ3の動作信号は、第2コネクタ26を介して第1電子制御ユニット11に入力され、第1バスライン21を介して第2電子制御ユニット12に入力される。 - 特許庁
To provide a display substrate which is used for a COG method and can materialize a layered structure of a fan-out part and a bus line while uniformly maintaining resistances of every lines of the fan-out part.例文帳に追加
COG方式に用いられ、ファンアウト部の各配線の抵抗を均一に維持したまま、ファンアウト部とバス配線との積層構造を実現できる表示基板、を提供する。 - 特許庁
This structure is provided with a plurality of arrangements (arrangement A, B) of memory cells, a bus for input signals to be tested (line for analog signal) connected in parallel to each of the plurality of fetch cells.例文帳に追加
メモリ・セルの複数の配列(配列A、B)と;複数の取り込みセル10の各々に並列接続された被試験入力信号用バス(アナログ信号用ライン)とを具えている。 - 特許庁
Consequently, the output of an inverter I2 goes down to a low level, a P type TR P1 turns on, and an N-type TR N1 turns off, so that the potential of the read bus line RB varies from the low level to the high level.例文帳に追加
これによりインバータI2の出力はロウとなり、P型トランジスタP1はオン、N型トランジスタN1はオフし、リードバス線RBの電位はロウからハイへと変動する。 - 特許庁
| 例文 |
| 本サービスで使用している「Wikipedia日英京都関連文書対訳コーパス」はWikipediaの日本語文を独立行政法人情報通信研究機構が英訳したものを、Creative Comons Attribution-Share-Alike License 3.0による利用許諾のもと使用しております。詳細はhttp://creativecommons.org/licenses/by-sa/3.0/ および http://alaginrc.nict.go.jp/WikiCorpus/ をご覧下さい。 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|