「MEMORY RESET」に関連した英語例文の一覧と使い方(7ページ目) - Weblio英語例文検索

At reset time, the kind of a program ROM 310 connected to the semiconductor integrated circuit 300 is identified, either a ROM controller A303 or a ROM controller B308 is selected in accordance with the identified kind of the ROM, an access protocol for the ROM is executed, and a memory map is switched between the reset time and a normal time.例文帳に追加

リセット時に、半導体集積回路３００に接続されているプログラムＲＯＭ３１０の種類を識別し、識別したＲＯＭの種類に応じたＲＯＭコントローラＡ３０３又はＲＯＭコントローラＢ３０８を選択して、そのＲＯＭに対するアクセスプロトコルを実行し、リセット時と通常時とでメモリマップを切り換える。 - 特許庁

An information processor comprises interruption issuing means for issuing a first interruption according to the input for an instruction of memory dump collection, reset process start means for issuing a second interruption to execute a program, which is arranged at an address indicated by a reset vector, according to the first interruption, and memory dump recording means for recording the memory dump in storage means in the process of the execution by the program, according to the second interruption.例文帳に追加

情報処理装置は、メモリダンプの採取指示の入力に応じ、第一の割り込みを発行する割り込み発行手段と、前記第一の割り込みに応じ、リセットベクタによって示されるアドレスに配置されているプログラムを実行させるための第二の割り込みを発行するリセット処理開始手段と、前記第二の割り込みに応じ、前記プログラムの実行過程においてメモリダンプを記憶手段に記録するメモリダンプ記録手段とを有する。 - 特許庁

The address circuit selects at least one of memory cells, and the write driver generates a reset pulse current to program the memory cell selected by the address circuit into the amorphous state, and also generates a set pulse current to program the memory cell selected by the address circuit into the crystalline state.例文帳に追加

前記アドレス回路は少なくとも一つのメモリセルを選択し、前記ライトドライバはリセットパルス電流を発生してアドレス回路により選択されたメモリセルを非晶質状態にプログラムし、また、セットパルス電流を発生してアドレス回路により選択されたメモリセルを結晶状態にプログラムする。 - 特許庁

A reference voltage generation circuit outputting adjusted reference voltage has a memory element group in which adjusted data can be written, a memory for adjustment having a latch circuit set at reset and set in accordance with adjusted data written in the memory element group, and an amplifier circuit outputting output reference voltage in accordance with adjusted data.例文帳に追加

本発明は，調整された基準電圧を出力する基準電圧生成回路において，調整データを書き込み可能なメモリ素子群と，リセット時にリセットされ，その後メモリ素子群に書き込まれた調整データに応じてセットされるラッチ回路とを有する調整用メモリと，調整データに応じた出力基準電圧を出力する増幅回路とを有する。 - 特許庁

The data updating circuit performs erasure operation varying threshold voltage of a memory cell of an object of data update so as to coincide with the prescribed reset reference voltage being one of plural reference voltage and being not any of the maximum value or the minimum value out of plural reference voltage, after that, threshold voltage of the memory cell is varied so as to coincide with reference voltage corresponding to data after update of the memory cell.例文帳に追加

データ更新回路はデータ更新対象のメモリセルの閾電圧を複数の参照電圧の１つであり、上記複数の参照電圧の中の最大値または最小値のいずれでもない所定のリセット参照電圧と一致するように変化させる消去動作を実施し、その後、該メモリセルの閾電圧を該メモリセルの更新後データに対応する参照電圧と一致するように変化させる。 - 特許庁

Each memory cell block MC has a plurality of memory cells consisting of a selection transistor Q and a ferroelectric capacitor C, a reference data storing memory cell consisting of a selection transistor QREF and a ferroelectric capacitor CREF, a read-out transistor QR, bit lines BL, sub-bit lines SBL, and a reset line RST.例文帳に追加

各メモリセルブロックＭＣは、選択トランジスタＱと強誘電体キャパシタＣとからなる複数のメモリセルと、選択トランジスタＱＲＥＦと強誘電体キャパシタＣＲＥＦとからなるリファレンスデータ格納メモリセルと、読み出しトランジスタＱＲと、ビット線ＢＬと、サブビット線ＳＢＬと、リセット線ＲＳＴとを有している。 - 特許庁

Similarly, a memory vertical selection circuit 5 does not generate a selection pulse of a vertical line at the first row, a memory vertical selection pulse disappearance detection circuit 22 detects the disappearance of the selection pulse, generates a forced reset pulse and resets the memory vertical selection circuit 5, and generates the selection pulse of the vertical line at the first row.例文帳に追加

同様に、メモリ縦選択回路５が１行目の縦の並びの選択パルスを発生しない時には、メモリ縦選択パルス消滅検出回路２２がその選択パルスの消滅を検出して強制リセットパルスを発生してメモリ縦選択回路５をリセットし、１行目の縦の並びの選択パルスを発生させる。 - 特許庁

A status in a computer system is monitored, and when it is determined that any failure has occurred in the computer system, memory dump collection to make an external storage part 5 store the content of a main storage part 3 is automatically executed, and when memory dump collection has not been executed due to hardware lock or the like, memory dump collection is executed after system reset.例文帳に追加

計算機システム内の状態を監視し、計算機システムが障害を起こしたと判断した場合に、主記憶部３の内容を外部記憶部５に記憶させるメモリダンプ採取を自動的に行わせ、ハードウェアロックなどが原因でメモリダンプ採取が行われなかった場合は、システムリセット後にメモリダンプ採取を行えるようにした。 - 特許庁

A system data memory control device 106 overwrites the update operation control program from a host station 101 in a system data memory device 104, overwrites the identification information and version from the host station 101 in a system data memory storage device 105, selects one card on the basis of the identification information, and requests a reset to the start processing storage device 103b of this card.例文帳に追加

システムデータメモリ制御装置１０６は、上位局１０１からの更新運用制御プログラムをシステムデータメモリ装置１０４に上書きし、上位局１０１からの識別情報及びバージョンをシステムデータメモリ管理装置１０５に上書きし、識別情報を基に１つのカードを選択しこのカードの立ち上げ処理用記憶装置１０３ｂにリセット要求する。 - 特許庁

When a memory horizontal selection circuit 6 does not generate a selection pulse of a horizontal line at a first row, a memory horizontal selection pulse disappearance detection circuit 23 detects the disappearance of the selection pulse, generates a forced reset pulse and resets the memory horizontal selection circuit 6, and generates the selection pulse of the horizontal line at the first row.例文帳に追加

メモリ横選択回路６が１行目の横の並びの選択パルスを発生しない時には、メモリ横選択パルス消滅検出回路２３がその選択パルスの消滅を検出して強制リセットパルスを発生してメモリ横選択回路６をリセットし、１行目の横の並びの選択パルスを発生させる。 - 特許庁

The control circuit includes a control part 10 controlling to alleviate a light control degree in accordance with a growing accumulated time in reference to a memory recording an accumulated lighting time of the straight-tube fluorescent lamp 5 and the accumulated time recorded in the memory and the reset switch 7 resetting data on the accumulated lighting time of the memory.例文帳に追加

前記制御回路は前記直管形蛍光ランプ５についての累積点灯時間を記録するメモリと該メモリに記録されている累積時間を参照して該累積時間が大きくなるに従って調光度を緩和するように制御する制御部１０と前記メモリの累積点灯時間のデータをリセットするリセットスイッチ７を含む。 - 特許庁

The printer is mounted with a memory control circuit which can externally adjust timing when page hit determination processing (processing for determining whether or not an address needs to be reset to the DRAM) is performed.例文帳に追加

印刷装置を、そのコントローラ上に、ページヒット判定処理（アドレスをＤＲＡＭに設定し直す必要があるか否かを判定する処理）を行うタイミングを，外部から調整可能なメモリ制御回路を実装されている装置として構成しておく。 - 特許庁

A latch holding program data and a circuit resetting selectively data of the latch are provided in a program circuit performing program of a memory cell and program-verify, and good threshold voltage distribution can be obtained by activating the reset circuit by an output result of a sense amplifier.例文帳に追加

メモリセルのプログラムとプログラムベリファイを行うプログラム回路にプログラムデータを保持するラッチと、ラッチのデータを選択的にリセットする回路を設け、センスアンプの出力結果によってラッチリセット回路を活性化することにより、良好なしきい値電圧分布を得ることができる。 - 特許庁

The reset circuit 26 is characterized by setting the microprocessor 21 of the slave processor 2 as a stopped state by a 'download mode' of a mode setting strap 17 of the master processor 1 and downloading a program from the master processor 1 to the memory 23.例文帳に追加

このリセット回路２６は、マスタプロセッサ１のモード設定ストラップ１７の「ダウンロードモード」によりスレーブプロセッサ２のマイクロプロセッサ２１を停止状態とし、マスタプロセッサ１からのプログラムをメモリ２３にダウンロードすることを特徴とする。 - 特許庁

This information processing device reads the program from a server 402 administering all the programs of the device via a network by means of a boot loader 6101 stored in a flash memory 103 and connected via the network when power is turned on or reset.例文帳に追加

情報処理装置は、パワーオン／リセット時に、フラッシュ・メモリ（１０３）に格納されたネットワーク経由のブート・ローダー（６１０１）により、装置の全プログラムを管理するサーバー（４０２）からネットワークを介して当該プログラムを読み込む。 - 特許庁

When an inquiry command with a first parameter for indicating a merchandise sale processing is received from a merchandise sale registration device 2, the merchandise information in the memory is transmitted by radio, and the response determination information is reset to deny a response.例文帳に追加

そして、商品販売登録装置２から商品販売処理を示す第１のパラメータが付された問合せコマンドを受信したときには、メモリの商品情報を無線送信するとともに応答判定情報を応答しない設定に変更する。 - 特許庁

The write driver control circuit varies at least one of a pulse width and a pulse count of at least one of the reset pulse current and the set pulse current according to a load between the write driver and the memory cell selected by the address circuit.例文帳に追加

前記ライトドライバ制御回路はアドレス回路により選択されたライトドライバとメモリセルとの間の負荷に応じて少なくとも一つのリセットとセットパルス電流の少なくとも一つのパルス幅とパルスカウントを変化させる。 - 特許庁

Upon receiving a start signal indicative of detection of initialization from a reset control circuit 3, a key code read circuit 2 reads out data from a serial memory 1 according to address information from an address A designating circuit 6 and records the data thus read out sequentially in a register 5.例文帳に追加

キーコード読出し回路２は装置の初期化を検出したことを示すリセットコントロール回路３からの起動信号を受けると、アドレスＡ指定回路６かのアドレス情報にしたがってシリアルメモリ１からデータの読出しを行い、読出したデータを順次レジスタ５に記録していく。 - 特許庁

A gate potential of a current copier transistor 19 is set to output a current of a prescribed value, a current supplied from a current source circuit 15 is supplied to a pixel circuit 1, a signal level and a reset level are read from the circuit 1 and stored to a line memory 6.例文帳に追加

カレントコピアトランジスタ１９のゲート電位を設定して一定値の電流を出力させ、電流源回路１５から供給される電流を画素回路１へ供給して、画素回路１からシグナルレベルとリセットレベルをそれぞれ読み出し、ラインメモリ６に格納する。 - 特許庁

This rice transplanter keeps the ON-state and the lifting state of a planting clutch 41 according to a memory stored in a storage means 50 and does not reset in the control-setting state when a ground-level float 15 keeps the state when the main switch 49 is re-on.例文帳に追加

メインスイッチ４９を再投入した際に、整地フロート１５が接地状態を維持している場合には、記憶手段５０で記憶した植付クラッチ４１の入り状態、及び、昇降制御状態を維持するように、制御設定状態のリセットを行わないようにする。 - 特許庁

The security system is so arranged that the cipher code in the memory section 33 of the display device 30 and the the reset cipher code are collated by setting the cipher code again in a cipher code setting section 12 and operating a release switch 15 and that the display element 32 is released of the display locking when they match.例文帳に追加

暗号コード設定部１２で再度暗号コードを設定し且つ解除スイッチ１５を操作することにより、表示装置３０の記憶部３３の暗号コードと再度設定した暗号コードが照合され、両者が合致すると表示部３２が表示ロックを解除される。 - 特許庁

To provide an information processor and an error information holding method for the information processor for reading error information without newly adding a nonvolatile memory, even after power source off or reset or rebooting execution and easily specifying an error cause further.例文帳に追加

電源オフまたは、リセットあるいはリブートが実行された後であっても、新規に不揮発性メモリを追加することなくエラー情報を読み出すことが可能であり、さらにエラー原因の特定を容易にすることを可能とする情報処理装置及び情報処理装置のエラー情報保持方法を提供する。 - 特許庁

The decided transmission interval and the timer value of a timer 5 are compared, and when the timer value elapses more than the transmission interval (YES in S140), the analog data this time are stored in the transmission data memory 8 (S150), and the timer value of the timer 5 is reset and restarted (S160).例文帳に追加

決定された送信間隔とタイマ５のタイマ値とを比較し、タイマ値が送信間隔以上経過している場合には（Ｓ１４０：ＹＥＳ）、今回のアナログデータを送信データ用メモリ８に格納し（Ｓ１５０）、タイマ５のタイマ値をリセットして再スタートさせる（Ｓ１６０）。 - 特許庁

To provide a printer-containing camera device which does not apply an excess load to a thermal head even by a designation of printing after an image memory for storing picked-up image is reset, and does not perform printing which severely consumes a drive battery or the like.例文帳に追加

撮影画像を記憶する画像メモリのリセット処理が行われた後に、印刷の指示があっても、サーマルヘッドに過大な負荷を加えたり、駆動電池を激しく消耗させるなどの印刷を行うことのないプリンタ内蔵カメラ装置を提供する。 - 特許庁

Informations on desired position modes (regenerating modes) detected at sensor portions 50-54 are previously stored into a rearseat control unit 24 as regenerating mode information by simultaneously manipulating the regenerating switch 41 and the reset switch 42 of the memory switch 40.例文帳に追加

メモリスイッチ４０の再生スイッチ４１及び復帰スイッチ４２を同時に操作することにより、センサ部５０〜５４で検出した所望の姿勢モード（再生モード）の情報を再生モード情報としてリヤシート・コントロールユニット２４に予め記憶する。 - 特許庁

Thereby, since the phase-change memory element utilizes the laser beam locally applied at the set and reset operation, power consumption is reduced, and the information stored in the adjacent cell is not destroyed or changed by the heat generated at the operation of the unit cell, which may affect the adjacent cell.例文帳に追加

これにより、本発明の相変化メモリ素子は、セット及びリセット動作時に局部的に印加されるレーザビームを利用するので、消費電力を低減しつつも、単位セルの動作時に発生した熱が隣接セルに影響を与えて隣接のメモリセルに保存された情報を破壊または変更させない。 - 特許庁

A writing address signal selecting circuit 40 inputs the initial value writing address signal generated by the counter and a data write address signal in a normal operating state, and selects the initial value write address signal according to a reset signal, and inputs it to a memory.例文帳に追加

書込アドレス信号選択回路４０はカウンタが生成した初期値書込アドレス信号と通常動作状態におけるデータ書込アドレス信号とを入力しリセット信号により初期値書込アドレス信号を選択しメモリに入力する。 - 特許庁

When the energy saving mode is reset in a standby mode and a program mode key is turned ON (Y in S3), the operation mode which has been stored in the nonvolatile memory area when shifted to the energy saving mode last time is read and then displayed again at the operation part (S4).例文帳に追加

省エネルギーモードから待機モードに復旧したときは、プログラムモードキーのＯＮｓｗ（ステップＳ３のＹ）、前回に省エネルギーモードに移行した際、不揮発メモリ領域に記憶された運転モードを読み込み、操作部に再度表示する（ステップＳ４）。 - 特許庁

When a decision is made that the set information in at least one of the backup memories 24 and 26 is not up to date, a control section 27 determines which of the backup memories 24 and 26 is used, by analyzing reset occurring in the transmitter 10 and uses the set information stored to the backup memory thus determined.例文帳に追加

バックアップメモリ24, 26のうち少なくとも一方の設定情報が最新でないと判断されるときに、制御部27は、伝送装置10内に生じうるリセットについて分析して、バックアップメモリ24, 26のうち、いずれを使用するかを決定し、いずれかに記憶されている設定情報を使用する。 - 特許庁

When a memory key 506 is operated by pressing, the display telling that the incoming data exists is kept continuously shown on a corner of the screen of the display part 501 until a reset operation is executed (step G9), and the CPU 518 operation goes to a game control processing step C18.例文帳に追加

そして、メモリーキー５０６が押圧操作された場合は、前記着信データが有る旨の表示をリセット操作が行なわれるまで表示部５０１の画面隅に常時表示させた後（ステップＧ９）、前述したゲーム制御処理のステップＣ１８に移行する。 - 特許庁

Further, when the data processing section 26 is reset and no image data are stored in the second memory 28, an error display, showing that the image data can not be normally read is displayed on the display screen of the display section 25.例文帳に追加

また、データ処理部２６がリセットされたとき、第２のメモリ２８に画像データが格納されていなければ、表示部２５の表示画面に、エラー表示、即ち、原稿の画像データの読み取りを正常に行うことができない旨の表示がなされる。 - 特許庁

The noncontact transmission device 100 includes a monitoring clock oscillator 112 for outputting a monitoring clock LF0 having a frequency lower than that of a system clock CK0; a control circuit 108; a memory 114 having information D stored to be used by the control circuit 108; and a reset circuit 116.例文帳に追加

無接点伝送装置１００は、システムクロックＣＫ０よりも周波数が低い監視用クロックＬＦ０を出力する監視用クロック発振器１１２と、制御回路１０８と、制御回路１０８が利用する情報Ｄが格納されたメモリ１１４と、リセット回路１１６とを含んで構成されている。 - 特許庁

The nonvolatile semiconductor memory device is provided with a switching structure, and a resistive element (12) which is electrically connected to the switching structure and presents one reset resistance state and at least two set resistance states.例文帳に追加

本発明の不揮発性半導体メモリ素子は、スイッチング構造体と、前記スイッチング構造体と電気的に接続され、１つのリセット抵抗状態及び少なくとも２つ以上のセット抵抗状態を呈する抵抗体（１２）と、を備えることを特徴とする。 - 特許庁

When data write is completed in a memory cell 11 and a reset signal RST is made 'H', control voltage MCD outputted from a write-in control circuit 30 is made ground voltage GND, and the discharge of electric charges on a drain line DL is started.例文帳に追加

メモリセル１１へのデータの書込みが終了して、リセット信号ＲＳＴが“Ｈ”になると、書込み制御回路３０から出力される制御電圧ＭＣＤが接地電圧ＧＮＤとなってドレイン線ＤＬ上の電荷の放電が開始される。 - 特許庁

This elevator controller is provided with a program memory 4 having a program evacuation region 44 storing old operation control program and a program updating region 43 storing the new operation control program, an address change circuit 6, a reset signal generation circuit 7, and a CPU 3.例文帳に追加

古い運転制御プログラムを保管するプログラム退避領域４４、新しい運転制御プログラムを保管するプログラム更新領域４３等を有するプログラムメモリ４と、アドレス変更回路６と、リセット信号生成回路７と、ＣＰＵ３とを設けた。 - 特許庁

The video data signals are read from FIFO memory circuits 3-1 to 3-n according to a read clock signal, a system field signal, etc., and a read reset signal from a CLK circuit 5, pseudo synchronizing signals are added to the video data signals at a P/S circuit 6 and pseudo HDTV serial digital video signals are outputted.例文帳に追加

ＣＬＫ回路５からの読出しクロック信号、システムフィールド信号等、読出しリセット信号に従って、ＦＩＦＯメモリ回路３−１〜３−ｎから映像データ信号を読出し、Ｐ／Ｓ回路６では擬似的な同期信号を付加して、擬似ＨＤＴＶシリアルデジタル映像信号を出力する。 - 特許庁

When an operation procedure detection register in a read protection release control part 109 is in the reset state, read to the outside of data in a nonvolatile memory block 105 is protected by an output inhibit control circuit in an external input/output control part 107, to thereby surely perform security at the ON state time of a power source.例文帳に追加

読み出し禁止解除制御部１０９の動作手順検知レジスタがリセット状態の場合に、外部入出力制御部１０７の出力禁止制御回路において不揮発性メモリブロック１０５のデータの外部への読み出しを禁止することにより、電源オン時に確実に機密保護を行う。 - 特許庁

When the microcomputer is not in the state of power-on reset as in the case of non-operability by the normal routine, the RAM is cleared and the memory contents of the ROM is read by the RAM and the receiving channel and lighting conditions or the like are initialized to the set content at the time of factory shipment.例文帳に追加

マイコンが正規のルーチンで動作しなくなった時のようにパワーオンリセットでない場合は、ＲＡＭがクリアされてＲＯＭの記憶内容がＲＡＭに読み込まれ、受信チャンネル及び点灯状態等が工場出荷時の設定内容に初期化される。 - 特許庁

Furthermore, the CCU 2 is provided with a synchronizing signal generator 25, that is driven by a prescribed reference oscillator 24 and the synchronizing signal from the synchronizing signal generator 25 is fed to a timing generator 26 and read of the memory 22 is controlled by a reset signal synchronously with the synchronizing signal.例文帳に追加

またＣＣＵ２には所定の基準発振器２４で駆動される同期信号発生器２５が設けられ、この同期信号発生器２５からの同期信号がタイミング発生器２６に供給されて同期したリセット信号によってメモリ２２の読み出しが制御される。 - 特許庁

Meanwhile, ECU 2 has a function to ask for rotation angle substituting voltage C after filtration before reset which is memorized by memory device, until outputting normal sensor voltage from IC 3 for the sensor, after outputting continuously both Hi signal and Low signal from IC 3 for the sensor.例文帳に追加

一方、ＥＣＵ２には、センサ用ＩＣ３がＨｉ信号とＬｏｗ信号の両方を連続して出力したら、センサ用ＩＣ３が正規のセンサ電圧を出力するまでの期間、記憶装置に記憶されたリセット前のフィルタ後電圧Ｃを代用して回転角度を求める機能が設けられている。 - 特許庁

The number of the setting stages of the molding condition, which operates the control shaft of an electromotive injection molding machine 1 stored in the memory 26 of a display device 24 with a touch panel, is increased by dividing a setting stage by operating a central processing circuit 25 by an operation key 27 to reset the molding condition.例文帳に追加

タッチパネル付表示器２４のメモリ２６に記憶された電動式射出成形機１の制御軸を動作させるための成形条件の設定段数を、操作キー２７で中央処理回路２５を動作させることにより設定段を分割して増加させ、前記成形条件を設定し直す。 - 特許庁

In the case of initializing an one-chip microcomputer, the state of an RS type flip flop(FF) 21 is judged, and only when the FF 21 is reset, the step-up operation of a booster circuit 17 and the data rewriting operation of a flash memory 1 are started.例文帳に追加

１チップマイクロコンピュータを初期化する際にＲＳ型フリップフロップ２１の状態を判別し、ＲＳ型フリップフロップ２１がリセットされている場合のみ、昇圧回路１７の昇圧動作と、フラッシュメモリ１のデータ書き換え動作に移行する構成とした。 - 特許庁

When it is in the initial state, an intervening person presence flag F2 is reset to zero and stored in an IC memory (S118).例文帳に追加

回収前情報処理ルーチンでは、トナーカートリッジのＩＣメモリに記憶されたユーザ識別情報が初期状態か否かを判定し（Ｓ１１６）初期状態のときには介在者存在フラグＦ２をゼロにリセットしてＩＣメモリに保存する（Ｓ１１８）。 - 特許庁

This backup memory device 20 is provided with a battery status storing part 22 which operates by battery voltage from a battery 40 when the feeding of the main power supply from a main power supply circuit 50 is stopped and whose storage contents are reset when the battery voltage falls to prescribed voltage or below.例文帳に追加

バックアップメモリ装置２０は、主電源回路５０からの主電源の供給が停止されているときには、バッテリ４０からのバッテリ電圧によって動作し、バッテリ電圧が所定の電圧以下に降下したとき、その記憶内容がリセットされるバッテリステータス記憶部２２を備える。 - 特許庁

Before starting diagnosis operation, a reference pattern corresponding to the equipment is reset based on the reference pattern stored in the reference pattern memory section 3 before the earthquake broke and the fluctuation quantity obtained in the predetermined period after the earthquake broke out.例文帳に追加

そして、地震発生前に参照パターン記憶部３に記憶された参照パターン、及び、地震発生後の所定期間に得られた上記変動量に基づいて、診断運転の開始前に、機器に対応する参照パターンを再設定する。 - 特許庁