「MEMORY RESET」に関連した英語例文の一覧と使い方(6ページ目) - Weblio英語例文検索

To provide a power-up circuit preventing unnecessary reset of a power-up signal caused by a power drop, and securing a margin necessary for stable initialization of an internal logic of a memory.例文帳に追加

パワードロップによるパワーアップ信号の無用なリセットを防止し、メモリの内部ロジックの安定した初期化に必要なマージンを確保するパワーアップ回路を提供する。 - 特許庁

A source processor is allowed to start resetting a target processor by generating a reset request and a memory access interruption to the target processor.例文帳に追加

ソース・プロセッサが、ターゲット・プロセッサに対するリセット要求及びメモリ・アクセス割込みの両方を生成することにより、ターゲット・プロセッサのリセットを開始することを許可される。 - 特許庁

A write control signal selecting circuit 50 inputs the high-speed clock signal and a wiring control signal in a normal operating state, and selects the high-speed clock signal according to the reset signal, and outputs it to the memory.例文帳に追加

書込制御信号選択回路５０は高速クロック信号と通常動作状態における書込制御信号とを入力しリセット信号により高速クロック信号を選択しメモリに出力する。 - 特許庁

The data stored in the memory means can be erased based on the prescribed action of a reset switch 64, and the error report by the error reporting means can be released based on the prescribed action.例文帳に追加

リセットスイッチ６４の所定の操作に基づき記憶手段にて記憶されたデータを消去可能とし、かつ、所定の操作に基づきエラー報知手段によるエラー報知を解除可能とした。 - 特許庁

The number of times of on/off- operations in a predetermined short period of a power switch 11 is counted, and when it exceeds a predetermined value of the number of times, the data of the cumulative lighting time in the nonvolatile memory 24 is reset.例文帳に追加

電源スイッチ１１の所定の短期間におけるオンオフ操作の回数をカウントしてそれが所定回数値を越えたときに不揮発性メモリ２４の累積点灯時間のデータをリセットするリセット手段を備える。 - 特許庁

While an in-double-side-refeeding flag is written to a memory as a sheet is refed, the in-both-side-refeeding flag is reset in response to completion of refeeding of the sheet.例文帳に追加

シートの再給送に応じて両面再給送中フラグがメモリに書き込まれる一方、シートの再給送が完了するのに応じて両面再給送中フラグがリセットされる。 - 特許庁

This dynamically reconfigurable device trouble detector is provided with an error information holding part 105, a processor 107, a PE matrix core 120, a PE matrix reset control part 121, and an external memory 145.例文帳に追加

動的再構成可能デバイス故障装置は、エラー情報保持部１０５、プロセッサ１０７、ＰＥマトリックスコア１２０、ＰＥマトリックスリセット制御部１２１、外部メモリ１４５を備える。 - 特許庁

When the power source cut-off record signal is recognized after the power on reset signal is released, the microcontroller forcibly erase the data stored and held in the volatile memory 3.例文帳に追加

パワーＯＮリセット信号が解除された後に電源遮断履歴信号を認識した場合、マイコン２は揮発性メモリ３に記憶保持されたデータを強制的に消去する。 - 特許庁

Then, an operation schedule table is acquired from a memory 312 and the reproduction time is acquired from the timer circuit 313, and it is determined whether or not the reproduction time matches to a prespecified reset time.例文帳に追加

そして、メモリ３１２から動作スケジュールテーブルを取得し、タイマー回路３１３から再生時間を取得し、再生時間が予め定めたリセット時間に一致するか否かを判断する。 - 特許庁

The nonvolatile memory 48 is stored with timer times, start times and end times, and timer time reset times corresponding to the IDs of the remote control ID devices 50 and 60.例文帳に追加

不揮発性メモリ４８には、リモコンＩＤ装置５０および６０の各ＩＤに対応したタイマ時間、開始時間および終了時間と、タイマ時間リセット時刻とが記憶される。 - 特許庁

In (A), non-installation of a fluorescent lamp 12 is detected by a no-load detection circuit 14 and when lighting on and off number of times is 3 times out of 5 or less, a non-volatile memory 15 is reset.例文帳に追加

（Ａ）では蛍光ランプ１２の未装着を無負荷検知回路１４で検出して、点滅回数が５以下の３回の場合に、前記不揮発性メモリ１５をリセットする。 - 特許庁

An ink cartridge is constituted of an LSI chip (P chip) equipped with an OTP circuit which is added to record the ink remaining amount data and a memory control circuit having a function to reset the bit for an OPT to "0" by the unit of 1 bit.例文帳に追加

インク残量データを記録するために付加したOTP回路を備えるLSIチップ（Pチップ）とOPTを１ビット単位でビットを“０”にリセットする機能を有するメモリ制御回路より構成される。 - 特許庁

Thereby the phase change layer is prevented from being excessively heated at reset operation to improve durability of memory element, and further a setting time is shortened.例文帳に追加

これによって、リセット動作時に相変化層が過度に加熱することを防止して、メモリ素子の耐久性を向上させるとともに、セット時間を短縮する。 - 特許庁

After the reset signal is released, the CPU 1 decides whether a power saving flag is present in an internal buffer memory of the power saving control part 19 or not.例文帳に追加

そして、ＣＰＵ１は、このリセット信号が解除された後、省電力制御部１９の内部バッファメモリに省電力フラグがあるか否かを判定する。 - 特許庁

Furthermore, a dialing suppress/release control section 11 sends an instruction to the charging information monitor and call-out suppression section 10 at a start date of an incrementation period to reset the total communication charge stored in the call tariff charging information memory 9.例文帳に追加

また、発呼抑制／解除制御部１１は、積算期間の開始日に、課金情報監視及び発呼抑制部１０に指示を送り課金情報メモリ９に記憶されている総通信料をリセットさせる。 - 特許庁

To read out data stably without reducing access speed and increasing circuit area by performing simultaneously bit line reset operation in a read-out cycle of a flash memory of a NOR type and read-out operation.例文帳に追加

ノアタイプのフラッシュメモリの読み出しサイクルにおけるビット線リセット動作を読み出し動作と並行して行い、アクセス速度の低下や回路面積の増大を招くことなく安定にデータを読み出す。 - 特許庁

The reset key of the limited memory 60 is transmitted to only a terminal personal computer PC (#1)12 of an administrator A having a special authority corresponding to a user together with the time when an unauthorized scan is made, user information, etc.例文帳に追加

不正スキャンが行われた日時やユーザー情報などとともに、制限メモリ60の解除キーが、使用者に対応した特別の権限をもつ管理者Ａの端末パソコンPC(#1)12に対してのみ送信される。 - 特許庁

The processor 107 controls an error data not to output the error data from the PE with the generated error to the external memory 145, and the PE matrix reset control part 121 invalidates all the data in the PE matrix core.例文帳に追加

プロセッサ１０７はエラーが発生したＰＥから外部メモリ１４５へエラーデータが出力されないよう制御し、ＰＥマトリックスリセット制御部１２１はＰＥマトリックスコア内の全データを無効化する。 - 特許庁

To provide a resistance variation type nonvolatile memory device that makes forming efficient by lowering a forming voltage, and reduces a reset current, and to provide a method of manufacturing the same.例文帳に追加

フォーミング電圧を下げ、フォーミングを効率化し、リセット電流を低減した抵抗変化型の不揮発性記憶装置及びその製造方法を提供する。 - 特許庁

To provide a word line reset circuit and method for reducing the charge leak of a memory cell connected with a non-selected word line at the time of resetting a selected word line.例文帳に追加

選択されたワード線のリセット時における非選択ワード線に接続されたメモリセルの電荷リークを減少できるワード線リセット回路及び方法を提供する。 - 特許庁

When restarting is instructed by pushing a reset key 14, the RAM 18 is initialized and setting information and the patch file read from the flash memory 17 are written in.例文帳に追加

リセットキー１４の押下により再起動が指示された場合にＲＡＭ１８を初期化し、そこにＦｌａｓｈメモリ１７から読み出したプログラムの設定情報とパッチファイルを書き込む。 - 特許庁

Thus, there is an advantage that the memory cell is capable of having a uniform resistance range in a reset state even when the size of a contact area between the phase-change material and a lower contact varies from PRAM cell to cell.例文帳に追加

これにより、相変化物質と下部コンタクトとの接触面積の大きさがＰＲＡＭセル別に差があってもメモリセルがリセット状態で均一な抵抗範囲を有しうるという長所がある。 - 特許庁

Furthermore, in the case of the image pickup mode where the memory means 4 is reset after read of the photoelectric conversion signal, the photoelectric conversion signals through the resetting and the switch means 2 are transferred in the lump of the all pixels.例文帳に追加

また、前記メモリ手段のリセットを前記光電変換信号の読み出し後に行う撮像モードのとき、前記リセット及び前記スイッチ手段による光電変換信号の転送を全画素を一括して行うことを特徴とする。 - 特許庁

When the working part 11 is mounted again during one surgery, the count values of the respective counters 45b-47b stored in a reset memory 49 when separated last time are read and set respectively.例文帳に追加

１回の手術中で作業部１１が再装着された場合には、前回の分離時に復帰メモリ４９に保存した各カウンタ４５ｂ〜４７ｂのカウント値を読み出して、これをそれぞれセットする。 - 特許庁

To provide a phase change memory capable of applying a reset current to phase change film for making it amorphous without the need for making the whole device larger and the need for a complicated manufacturing process.例文帳に追加

装置全体の大型化を必要とせず、また複雑な製造工程を要せずに、非晶質化のためのリセット電流を相変化膜に供給することができる相変化メモリを提供する。 - 特許庁

When register setting data is "0", the output signals of the first and second latch circuits 11 and 12 become "0", and a system becomes an erroneous writing preventing state where the write signal is prevented from being outputted to the memory until it is reset.例文帳に追加

レジスタ設定データが“０”のとき、第１、第２ラッチ回路１１，１２の出力信号はともに“０”となり、リセットされるまで、ライト信号がメモリへ出力されるのを防ぐ誤書き込み防止状態となる。 - 特許庁

After finishing the contacted matter, the movable part 11 returns to the contact position automatically by reading position information in the memory 16 by pushing the reset button WS 18.例文帳に追加

接触物の処置をした後、復帰ＳＷ１８を押せば、可動部１１はメモリ１６の位置情報を読み取り自動的に接触した位置まで移動する。 - 特許庁

When the computed signal is "High", the microcomputer-logic circuit section 2 and the memory section 3 goes into an inactive state, and a system-reset command is emitted by the controller 4.例文帳に追加

この演算した信号が“Ｈｉｇｈ”の場合、マイコン・論理回路部２及びメモリ部３は非活性状態となり、且つ制御部４からシステムリセット指令が発せられる。 - 特許庁

To provide a small scale illegal access detection circuit which can detect specified access shift from a specified memory area to the other specified memory area and has a self-reset function in the illegal access detection circuit of an in-circuit emulator.例文帳に追加

インサーキットエミュレータの不正アクセス検出回路において、ある特定メモリ領域から他の特定メモリ領域への特定のアクセス遷移を検出できると共に、セルフリセット機能を有した不正アクセス検出回路を小さい回路規模で提供する。 - 特許庁

By generating the hang-up signal in response to the access command supplied from the outside of a semiconductor memory instead of a signal generated inside the semiconductor memory, the control signal generation circuit can be reset without increasing the access cycle time when the control signal generation circuit is frozen.例文帳に追加

ハングアップ信号を半導体メモリの内部で生成される信号ではなく、半導体メモリの外部から供給されるアクセスコマンドに応答して生成することで、制御信号生成回路がフリーズしたときに、アクセスサイクル時間を増加することなく制御信号生成回路をリセットできる。 - 特許庁

The method includes: a step for partitioning information into two or more information chunks; and a step for programming one of the information chunks into a memory array while concurrently determining whether a particular cell of the memory array is to be set or reset to program a subsequent one of the information chunks.例文帳に追加

二以上の情報チャンクに情報を区分するステップと、後続する前記情報チャンクの一つをプログラムするように、メモリアレイの特定のセルをセットするかリセットするかについて同時に決定する間に、前記情報チャンクの一つをメモリアレイにプログラムするステップとを具備する。 - 特許庁

In operation of write-verify in which it is determined whether programming is performed appropriately for a memory cell or not during write operation, the number by which a page latch circuit 175 is not reset by a page latch data read-out circuit 178, that is, the number of memory cells by which write is not yet finished is counted by a counter 179.例文帳に追加

書き込み動作中に、メモリセルに適正にプログラムされているか判定する書き込みベリファイ時に、ページラッチデータ読み出し回路１７８によってページラッチ回路１７５がリセットされていない数、つまり書き込みが終了していないメモリセルの数をカウンタ１７９でカウントする。 - 特許庁

To provide a control method for a nonvolatile memory which avoids the occurrence wherein data that could have been erased are not erased or data that could have been written are lost, even if a forced suspend occurs due to power shutdown for a memory device, a reset instruction or the like halfway through overwriting in a block.例文帳に追加

ブロックを上書きしている途中に、記憶装置の電源遮断やリセット命令等で強制的な中断が発生した場合でも、消去したはずのデータが消去されていなかったり、書き込みしたはずのデータが消失したりすることがない不揮発性メモリの制御方法を提供する。 - 特許庁

To easily prevent the occurrences of erasure of video record data video-recorded beforehand in a video recording memory of a microcomputer and of rewriting of set data stored beforehand, in a setting memory to an initial value because of an error made by an operational mistake by using a shared reset button by a single operating part.例文帳に追加

単一の操作部で共有化させたリセットボタンを使用して、操作間違いによる誤ったマイクロコンピュータの録画メモリに予め録画されていた録画データの消去および設定メモリに予め記憶されていた設定データの初期値への書き換えの発生を容易に防止する。 - 特許庁

The microcomputer 107 resets an offset value to a predetermined specified value when a voltage value is 100 V from detected data from the supply voltage detection part 110 and an offset value stored in a second adjustment memory area 202b of a memory 202 for adjustment is not reset.例文帳に追加

マイコン１０７は、電源電圧検出部１１０からの検出データから電圧値が１００ボルトであり、かつ、調整用メモリ２０２の第２の調整メモリ領域２０２ｂに記憶されているオフセット値がリセットされていない場合、オフセット値を所定の規定値にリセットする。 - 特許庁

Moreover, the CPU4 issues a log sense command, that makes the reading of the MIC31 effective, the information read from the MIC31 is stored in a memory 5 and a reset instructing command is issued for the operation of the drive 2 while maintaining the information stored in the memory 5.例文帳に追加

また、ＣＰＵ４は、ＭＩＣ３１の読み出しを有効にするログセンスコマンドを発行し、ＭＩＣ３１から読み出した情報をメモリ５に記憶させ、メモリ５に記憶した情報を維持したまま、ドライブ２の動作のリセット指示コマンドを発行する。 - 特許庁

To provide a programming memory for enabling a fast operation of a phase-change memory including a phase-change element changed between an amorphous state (reset state) and a crystal state (set state), and a reading method corresponding to the programming method.例文帳に追加

アモルファス状態（リセット状態）と結晶状態（セット状態）との間で遷移する相変化素子を有する相変化メモリに対する、高速動作を可能とするプログラム方法と、このプログラム方法に対応した読み出し方法とを提供する。 - 特許庁

The imaging apparatus is operated according to setting values stored in a nonvolatile memory at start by application of power, when all settings are initialized, after storage variables in the nonvolatile memory are reset to the initial value and the imaging apparatus is restarted.例文帳に追加

電源投入による起動時には、不揮発性メモリに記憶されている設定値に従い動作する撮像装置であって、全設定の初期化が実行されると、前記不揮発性メモリ内の記憶変数を初期値にリセットした後に、再起動することで実現される。 - 特許庁

By giving a function of automatically returning the mode to the setting of the last photographing frame, what is called, an UNDO function to the camera, the photographer can save time and labor to reset the last state depending on his memory, and also, the photographer can set the mode with no memory mistake.例文帳に追加

モードを前の撮影コマの設定に自動復帰するところのいわゆるＵＮＤＯ機能をカメラに持たせることにより、撮影者の記憶を頼りに前の状態に設定し直す場合の手間が省け、かつ記憶間違いのない設定を可能とした。 - 特許庁

A memory area (222) for parameter blocks, which are used to change register configuration, is formed on a non-volatile semiconductor memory (22) to perform configuration processing for the register on the basis of the parameter blocks in reset exception processing of a microprocessor (24).例文帳に追加

不揮発性半導体メモリ（２２）に、レジスタの設定の変更を可能とするパラメータブロックの記憶エリア（２２２）を形成し、マイクロプロセッサ（２４）のリセット例外処理において上記パラメータブロックに基づいて上記レジスタの設定処理が行われるようにする。 - 特許庁

When the buffer memory 38 becomes the FULL state while not receiving the all data, a timer is started by a system controller 32, and residual data are stored in a spare area of the buffer memory 38 before the timing to reset by the host device, then the standby state is interrupted.例文帳に追加

バッファメモリ３８が全データを受信しないままＦＵＬＬ状態となった場合、システムコントローラ３２はタイマをスタートさせ、ホスト装置がリセットをかけるタイミングに達する前に残存データをバッファメモリ３８の予備領域に格納して待機状態を中断する。 - 特許庁

A controller outputs the first system data to a memory unit in response to a reset signal outputted from a host, and transmits the second system data to the memory unit based on a fail detecting signal generated by an ECC detecting block.例文帳に追加

コントローラは、ホストから出力されたリセット信号に応答して第１システムデータをメモリユニットに出力し、ＥＣＣ検出ブロックによって発生したフェイル検出信号に基づいて第２システムデータをメモリユニットに伝送する。 - 特許庁

A data value stored within the first cacheable memory location is accessed via conditional read instructions in response to a determination that the load/store operation reservation on the first cacheable memory location has been reset.例文帳に追加

第１のキャッシュ可能メモリ・ロケーション上のロード／ストア・オペレーション予約がリセットされたとの判断に応答して、条件付き読み込み命令を介して、第１のキャッシュ可能メモリ・ロケーション内に格納されているデータ値がアクセスされる。 - 特許庁

This electronic controller mounted with a nonvolatile memory which is incorporated with a power-on reset circuit having a write inhibition function when supplying power is provided with a power on/off circuit for the nonvolatile memory turning on/off power supplied to the nonvolatile memory according to supply voltage supplied to the nonvolatile memory.例文帳に追加

電気的にデータの消去及び書き込み可能で、かつ電源投入時の書き込み禁止機能を有するパワーオンリセット回路が内蔵されている不揮発性メモリを実装した電子制御装置において、不揮発性メモリに供給される供給電圧に応じて不揮発性メモリに供給する通電をオン／オフする不揮発性メモリ用電源オン／オフ回路を設けたことを特徴とする。 - 特許庁

A communications apparatus includes a communication controller for controlling a network communication based on an assigned IP address, a memory which stores the reset IP address different from the IP address, and an IP address controller for updating the IP address to the reset IP address, when the packet is not detected during the predetermined time duration by supervising the reception of the packet to the IP address.例文帳に追加

割当てられるＩＰアドレスに基づいてネットワーク通信を制御する通信制御部と、前記ＩＰアドレスと異なる復帰ＩＰアドレスを記憶する記憶部と、前記ＩＰアドレスに対するパケットの受信を監視し、所定の時間において前記パケットの受信を検出しないとき、前記ＩＰアドレスを前記復帰ＩＰアドレスに更新するＩＰアドレス制御部とを具備する通信装置を構成する。 - 特許庁