「Memory Access」に関連した英語例文の一覧と使い方(61ページ目) - Weblio英語例文検索

Memory controllers 11 and 12 respectively include an operation accepting part port 14 for the access of a CPU 2 and an operation accepting part port 15 for the access of a CPU 3, an image IP group and a DSP 13.例文帳に追加

メモリコントローラ１１，１２には、ＣＰＵ２のアクセス用の動作受け付け部ポート１４とＣＰＵ３、画像ＩＰ群、およびＤＳＰ１３のアクセス用となる動作受け付け部ポート１５を備える。 - 特許庁

To provide a self-synchronous type FIFO memory device in which the accurate number of data in the device is grasped, sure continuous access is guaranteed, and access efficiency is high.例文帳に追加

自己同期型ＦＩＦＯメモリ装置内の正確なデータ数を把握して確実なっ連続アクセスを保証し、アクセス効率の高い自己同期型ＦＩＦＯメモリ装置を提供する。 - 特許庁

A scheduling device 111 performs access control of the access request job accepted by the buffering devices 107 to 110 to an external memory device 105 so as to be subjected to a multi-bank operation.例文帳に追加

バッファリング装置１０７〜１１０が受け付けたアクセス要求ジョブは、マルチバンクオペレーションが行えるようにスケジューリング装置１１１にて外部メモリ装置１０５へのアクセス制御がなされる。 - 特許庁

In a first memory cell 10, access transistor Tr11, an access transistor Tr12, driver transistor Tr13, and driver transistor Tr14 are disposed in this order along its longitudinal direction.例文帳に追加

第１のメモリセル１０には、その長手方向に沿ってアクセストランジスタＴｒ１１、アクセストランジスタＴｒ１２、ドライバトランジスタＴｒ１３及びドライバトランジスタＴｒ１４がこの順で配置されている。 - 特許庁

The memory controller outputs an all bank precharge command for executing the precharge operation of all the banks when deciding that the access efficiency is improved by analyzing the successive access address.例文帳に追加

また、メモリコントローラは、連続するアクセスアドレスを解析することによりアクセス効率が向上すると判定したときに、全てのバンクのプリチャージ動作を実行するオールバンクプリチャージコマンドを出力する。 - 特許庁

To provide the access form conversion method and device capable of simplifying connecting in a hardware and also handling access to a PC card equally to an external memory or the like in a software.例文帳に追加

ハード的な接続を簡単にすると共に、ソフト的にもＰＣカードへのアクセスを外部メモリ等と同等に扱うことができるアクセス形態変換方法及び装置を提供する。 - 特許庁

To make a response to a data access request from a computer faster by improving the prediction precision of the data access request and increasing the use efficiency of a cache memory.例文帳に追加

コンピュータからのデータアクセス要求に対する予測精度を向上してキャッシュメモリの利用効率を改善することにより、このアクセス要求への応答の一層の高速化を図る。 - 特許庁

To provide a nonvolatile semiconductor memory device having a redundant cell layout in which an access time is not increased without increasing the number of redundant cells being proportional to the number of simultaneous access bits.例文帳に追加

同時アクセスビット数に比例して冗長セル数を増やすことがなく、アクセスタイムを増大させない冗長セルレイアウトを有する不揮発性半導体装置を提供すること。 - 特許庁

The two-chip/single-die switching device architecture includes an internal memory storage block on the single-die, an external memory storage interface to a double data rate synchronous dynamic random access memory (DDR SDRAM), an external memory manager, and a packet data transfer engine effecting packet data transfers between an internal memory store and the external DDR SDRAM memory.例文帳に追加

この２チップ／単一ダイの交換装置アーキテクチャは、単一ダイ上の内部記憶装置ブロック、ダブル・データ・レート・シンクロナス・ダイナミック・ランダム・アクセス・メモリ（ＤＤＲ ＳＤＲＡＭ）への外部記憶装置インタフェース、外部記憶装置マネージャ、及び内部記憶装置と外部ＤＤＲ ＳＤＲＡＭ記憶装置との間でパケット・データの転送を実行するパケット・データ転送エンジンを含む。 - 特許庁

In the case that a look-ahead watermark flag indicates that a sufficient memory space is available, the FIFO memory checks the look-ahead watermark flag in order to decide whether or not a sufficient memory space is in existence in the FIFO memory for an additional data burst transferred to the FIFO memory via the direct memory access unit.例文帳に追加

ルックアヘッドウォーターマークフラグが充分なメモリ空間が使用可能であることを表わす場合に、ＦＩＦＯメモリへ直接メモリアクセスユニットを介して転送される付加的なデータバーストに対してＦＩＦＯメモリ内に充分なメモリ空間が存在するか否かを決定するためにルックアヘッドウォーターマークフラグがＦＩＦＯメモリにおいてチェックされる。 - 特許庁

Data of a DRAM memory array is saved to a corresponding nonvolatile memory region before entry of a data holding mode or disconnection of a power supply, and at the exit from the data holding mode or when powered on, data is transferred to the DRAM memory array from the nonvolatile memory region, access of normal reading/writing is performed for the memory array, data holding is performed in the nonvolatile memory region.例文帳に追加

ＤＲＡＭメモリアレイのデータを、データ保持モードのエントリ又は電源切断前に、対応する不揮発性メモリ領域に退避させ、データ保持モードからのエグジット又は電源投入時に、不揮発性メモリ領域からＤＲＡＭメモリアレイにデータを転送し、通常の読み出し／書き込みアクセスはＤＲＡＭメモリアレイに対して行われ、データ保持は、不揮発メモリ領域で行う。 - 特許庁

Plural cache memories 2 broadcast memory access requests, which are transmitted by the respective cache memories, for accessing a shared memory 5 also to a directory memory 6 together with the shared memory 5 through an optical transmission medium 4 and the directory memory 6 broadcasts the internal states of all the plural cache memories 2 recorded in that directory memory 6 to these plural cache memories.例文帳に追加

複数のキャッシュメモリ２は、それぞれのキャッシュメモリが発信した、共有メモリ５をアクセスするメモリアクセス要求を、光伝送媒体４を介在させて、共有メモリ５と共にディレクトリメモリ６にもブロードキャストし、ディレクトリメモリ６は、そのディレクトリメモリ６に記録された複数のキャッシュメモリ２全ての内部状態を、それら複数のキャッシュメモリに向けてブロードキャストする。 - 特許庁

The memory access apparatus 10 has a file system apparatus 14 which manages a logical memory space, and a driver apparatus 12 which stores the corresponding relations between the logical memory space and a physical memory space, and physically accesses flash memories based on the corresponding relations.例文帳に追加

メモリアクセス装置１０は、論理メモリ空間を管理するファイルシステム装置１４と、論理メモリ空間と物理メモリ空間との対応関係を記憶するとともに、当該対応関係に基づいてフラッシュメモリに物理的にアクセスするドライバ装置１２と、を備えている。 - 特許庁

The memory module includes the flash memory, the SDRAM, a control circuit for controlling each access of the flash memory and SDRAM, and transferring data stored in the SDRAM to the flash memory according to store instructions from the outside, and a plurality of input/output terminals connected to the control circuit.例文帳に追加

フラッシュメモリと、ＳＤＲＡＭと、フラッシュメモリ及びＳＤＲＡＭの夫々のアクセスを制御し、外部からのストア命令に従って、ＳＤＲＡＭに記憶されるデータをフラッシュメモリに転送するための制御回路とそれに結合された複数の入出力端子を含む。 - 特許庁

Memory control circuits 101 and 102 for respective banks 103, 104 and 105 monitor the operating state of the memory banks except for the memory banks charged to each of circuits and on the basis of the monitored result, it is judged whether or not the access of the memory bank charged to each of circuits is to be started.例文帳に追加

それぞれのバンク１０３、１０４、１０５のメモリ制御回路１０１、１０２がそれぞれ自分が担当する以外のメモリバンクの動作状態を監視し、その監視した結果に基づいて自分が担当するメモリバンクのアクセスを開始するか否かを判別する。 - 特許庁

A semiconductor device includes: a memory control part 10 which can control the external memory 61 having a plurality of banks by synchronizing it with a clock; buses connected to the memory control part; and a circuit module which is provided corresponding to the buses and can instruct memory access.例文帳に追加

半導体装置は、複数バンクを持つ外付けメモリ６１をクロックに同期して制御可能なメモリ制御部１０と、前記メモリ制御部に接続されたバスと、前記バスに対応して設けられメモリアクセスを指示することが可能な回路モジュールとを備える。 - 特許庁

A data transfer mechanism is provided with a main memory 2 storing image data, a line memory 5 outputting pixel data of a second input line to the resolution conversion part 6 and a DMA(direct memory access) controller 3 which DMA-transfers picture data of the first input line from the main memory 2.例文帳に追加

データ転送機構は、画像データを格納する主メモリ２と、解像度変換部６に対して第２入力ラインの画素データを出力するライン・メモリ５と、主メモリ２から第１入力ラインの画像データをＤＭＡ転送させるＤＭＡコントローラ３とを備える。 - 特許庁

To provide a semiconductor memory which has small chip size and small power consumption, is inexpensive, and causes neither delay of access nor memory destruction due to skew included in an address as a semiconductor memory which is equipped with the same memory cells as those of a DRAM and operates with SRAM specification.例文帳に追加

ＤＲＡＭと同じメモリセルを備え、ＳＲＡＭ仕様で動作する半導体記憶装置であって、チップサイズが小さく低消費電力かつ安価で、アドレスに含まれるスキューによるアクセスの遅延やメモリセル破壊を引き起こさない半導体記憶装置を提供する。 - 特許庁

A nonvolatile memory access control part 106 performs the writing control of the user data into the nonvolatile memory 111, and the writeback control of the address management information temporarily stored in the second nonvolatile memory 107 to the first nonvolatile memory 111.例文帳に追加

不揮発性メモリアクセス制御部１０６は、ユーザデータの第１の不揮発性メモリ１１１への書込み制御、および第２の不揮発性メモリ１０７に一時記憶されているアドレス管理情報を第１の不揮発性メモリ１１１への書き戻し制御を行う。 - 特許庁

To control access to each memory area of an IC chip relating to a non-contact IC function, and to properly acquire information relating to the propriety of access to each memory area in a mobile communication terminal having a non-contact IC function.例文帳に追加

非接触ＩＣ機能を有する移動通信端末において、非接触ＩＣ機能に係るＩＣチップのメモリエリア毎にアクセスを制御すると共に当該メモリエリア毎のアクセス可否に関する情報の取得が適切に行われることを可能にする。 - 特許庁

This invented bus bridge circuit for duplexed device includes bus bridge circuits 21, 31 that monitor read/write access to a memory device in an operational system and when the access occurs, copy its data and write it into a memory device in a backup system.例文帳に追加

本発明の２重化装置用バスブリッジ回路は、運用系のメモリ装置に対するリード／ライトアクセスを監視し、前記アクセスが発生したときそのデータをコピーしバックアップ系のメモリ装置へ書き込むバスブリッジ回路２１、３１を有することとした。 - 特許庁

To provide a semiconductor memory device in which a characteristic for holding data of a memory cell is not deteriorated by preventing overlap of shifting to a non-activation state and data access by address transition without causing delay of an access time, and to provide its control method.例文帳に追加

アクセス時間の遅れを伴うことなく非活性化状態への移行とアドレス遷移によるデータアクセスとの重なりを防止して、メモリセルのデータ保持特性を悪化させることのない半導体記憶装置とその制御方法を提供すること - 特許庁

A routing address generating part 5 exclusively ORs one bit of a routing address as one part of the memory access address and one bit except the routing address of the memory access address for very vector element as a new routing address in place of one bit of the routing address.例文帳に追加

ルーティングアドレス生成部５は、各ベクトル要素毎に、メモリアクセスアドレスの一部であるルーティングアドレスの１ビットとメモリアクセスアドレスのルーティングアドレス以外の１ビットとの排他的論理和をとり、ルーティングアドレスの１ビットと置き換えて新たなルーティングアドレスとする。 - 特許庁

As a result, the frequency of approval of the resource requests required by the memory access request units is ensured, without using a relation among memory access requesting units other than the priority and through very simple adjustment using the fixed priority.例文帳に追加

これにより、当該優先順位の他には各メモリアクセス要求部間の関係を関知することなく、しかも、固定優先順位のごく簡便な調停によって、各メモリアクセス要求部が必要とする資源要求の承認頻度が保証される。 - 特許庁

When a system controller receives a memory access request from its follower processor, the controller broadcasts the received access request to a system bus and also outputs the cache state included in the tag information corresponding to a memory space x to be accessed to the system bus.例文帳に追加

システム・コントローラが配下のプロセッサからメモリ・アクセス要求を受け取ると、当該メモリ・アクセス要求をシステム・バス上にブロードキャストすると共に、アクセス対象のメモリ空間ｘに対応するタグ情報が持つキャッシュ状態をシステム・バス上に出力する。 - 特許庁

In a disk drive 1 having a disk medium 10 and a flash memory 22, a disk controller 20 controls so that block erase processing during access to the flash memory 22 is performed at a timing different from the timing of a seek operation during access to the disk medium 10.例文帳に追加

ディスク媒体１０及びフラッシュメモリ２２を有するディスクドライブ１において、ディスクコントローラ２０は、フラッシュメモリ２２のアクセスに伴うブロックイレース処理のタイミングを、ディスク媒体１０のアクセスに伴うシーク動作のタイミングとは異なるように制御する。 - 特許庁

The navigation system according to the invention includes: a memory (101) that is non-volatile and writable for storing digital navigation data; and means for checking an access code to access the digital navigation data stored in the memory.例文帳に追加

本発明は、デジタルナビゲーションデータを格納するための不揮発性で書き込み可能なメモリ（１０１）と、該メモリ中に格納されたデジタルナビゲーションデータのアクセスを可能にするためにアクセスコードをチェックするための手段とを備えたナビゲーションシステムに向けられる。 - 特許庁

An interface circuit 4 is used for controlling access from a first CPU 1 and a second CPU 2 to a memory 3 and enables execution of simultaneous read/write access fro the first CPU 1 and the second CPU 2 to the memory 3.例文帳に追加

インターフェース回路４は、第１のＣＰＵ１および第２のＣＰＵ２からのメモリ３へのアクセスを制御するための回路であり、第１のＣＰＵ１および第２のＣＰＵ２からメモリ３に同時にリード・ライトアクセスを実行することを可能とする。 - 特許庁

It is therefore possible to perform access to the memory 11 corresponding to the bus use request from the DSP 13 just after the access to the memory 11 corresponding to the bus use request from the CPU 12 is completed, and to improve processing performance.例文帳に追加

したがって、ＣＰＵ１２からのバス使用要求に対応したメモリ１１へのアクセスの完了直後に、ＤＳＰ１３のバス使用要求に対応したメモリ１１へのアクセスができるようになり、処理性能の向上を図ることが可能となる。 - 特許庁

When the controller 30 is restarted, the setting data 40 are read, access to a remote memory 32 accessible via the bus 33 is performed by using the setting data 40 and the access includes transfer of data stored in the remote memory 32 to the controller 30.例文帳に追加

コントローラ３０が再起動されたときに、設定データ４０が読出され、設定データ４０を用いて、バス３３を介してアクセスできるリモートメモリ３２へのアクセスが実行され、該アクセスは、リモートメモリ３２に格納されたデータのコントローラ３０への転送を含む。 - 特許庁

Physical address remapping used to distribute memory access patterns over a plurality of physical memory devices is partially replicated by the compression status bit cache to efficiently integrate allocation and access of the backing storage device data with other user data.例文帳に追加

複数の物理的メモリデバイスにわたりメモリアクセスパターンを分配するのに使用される物理的アドレス再マッピングを圧縮状態ビットキャッシュにより部分的に複製し、バッキング記憶装置データの割り当て及びアクセスを他のユーザデータと効率的に一体化する。 - 特許庁

In the MTJ memory cells 11, a gate of a transistor provided as an access element is connected to the transistor gate wiring TGLA, in the MTJ memory cell 12, a gate of a transistor provided as an access element is connected to the transistor gate wiring TGLB.例文帳に追加

ＭＴＪメモリセル１１において、アクセス素子として設けられるトランジスタのゲートはトランジスタゲート配線ＴＧＬＡと接続され、ＭＴＪメモリセル１２おいて、アクセス素子として設けられるトランジスタのゲートはトランジスタゲート配線ＴＧＬＢと接続される。 - 特許庁

A holding circuit 32 holds the redundancy decision result to prevent a memory core 34 from malfunctioning to prevent the redundancy decision result accompanying the external access requests RDZ and WRZ from being transmitted to the memory core 34 in the internal access operation.例文帳に追加

保持回路３２は、メモリコア３４の誤動作を防止するために、冗長判定結果を保持し、外部アクセス要求ＲＤＺ、ＷＲＺに伴う冗長判定結果が内部アクセス動作を実行しているメモリコア３４に伝達されることを防止する。 - 特許庁

The master devices set only a data bit portion corresponding to a quartered memory area of the data to be transmitted to a data control device as effective data, perform an access wait operation according to the even/odd cycle of the same address as the normal mode, and access the half area of the memory.例文帳に追加

マスターデバイスがデータ制御装置に送るデータのうちメモリ領域を４分割したデータビット分のみを有効なデータとし、ノーマルモードと同様のアドレスの偶数・奇数サイクルによりアクセス・ウエイト動作を行い、メモリの半分の領域にアクセスする。 - 特許庁

When memory access control is based on control of a change with respect to an address conversion map (or a set of maps), it is sometimes necessary to determine whether or not an access to a memory is made possible in an impermissible method.例文帳に追加

メモリアクセス制御が、アドレス変換マップ（またはマップのセット）に対する変更を制御することに基づくとき、特定のマップ変更のせいで、許可されない方法でメモリにアクセスできるようになるかどうかを判定することが必要な場合がある。 - 特許庁

Then, when the access to the memory is completed, a data set representing identification data and burst lengths stored in a first queue 6 and a second queue 7 is updated, and data access which responds to a next DMA request is executed to the memory.例文帳に追加

そしてそのメモリへのアクセスが終了すると、第１のキュー６及び第２のキュー７に格納された識別データ及びバースト長を表すデータのセットが更新されて、次のＤＭＡ要求に応じたメモリへのデータアクセスが実行される。 - 特許庁

To provide a memory device capable of increasing the degree of freedom in memory access that necessary data can be extracted by one access and so on even when an address which is not aligned to data width is an address to be accessed, a method for controlling memories and an information processor.例文帳に追加

データ幅に対してアライメントの合わないアドレスがアクセスの対象となった場合でも、１回のアクセスで必要なデータが取り出せる等、データアクセスの自由度が増すメモリ装置・制御方法及び情報処理装置を提供すること。 - 特許庁

In this way, access speed can be increased when the management information storage area, to which random access or access before access to a user area UA is made with a high probability, is allocated to the nonvolatile semiconductor memory 4 while the user data storage area, to which sequential access to successive addresses is made with a high probability, is allocated to the hard disk device 2.例文帳に追加

このように、ランダムアクセス、およびユーザ領域ＵＡへのアクセスに先行したアクセスが行われる確率が高い管理情報の記憶領域を不揮発性半導体メモリ４に割り当て、連続するアドレスへのシーケンシャルなアクセスが行われる確率が高いユーザデータの記憶領域をハードディスク装置２に割り当てることによりアクセスの高速化を図る。 - 特許庁

As a result, when it is detected that the destination of access by the CPU 7 is, for example a system bus control circuit 9 other than the inside memory 1, a buffer control circuit 4 invalidates a buffer 8, and a bus arbitrating circuit 3 controls the access to the inside memory 1 by the DMAC 6 and the bus access by the CPU 7 to be executed simultaneously.例文帳に追加

その結果、ＣＰＵ７のアクセス先が内部メモリ１以外の例えばシステムバス制御回路９であることが検出されたとき、バッファ制御回路４はＢｕｆｆｅｒ８を無効にし、バス調停回路３は、ＤＭＡＣ６による内部メモリ１へのアクセスとＣＰＵ７のバスアクセスが同時に実行されるように制御する。 - 特許庁

In order to perform the application, transition from the card OS to the application takes place in a state that the card OS inhibits access relating to the whole area of the non-volatile memory, and then the card OS allows access to the non-volatile memory when a data access request is issued from the application to the card OS.例文帳に追加

上記アプリケーションを実行するには、カードＯＳが不揮発性メモリの全領域に対するアクセスを禁止した状態でカードＯＳからアプリケーションに移行し、当該アプリケーションからカードＯＳに対しデータのアクセス要求が出た場合にはカードＯＳが前記不揮発性メモリへのアクセスを許可状態とする。 - 特許庁

A cache management section 110 of an electronic mail server 100 discriminates whether or not electronic mail is accessed by an electronic device such as a client PC 130 or the like with high possibility from access histories stored in an access history section 108 by taking into account a characteristic access operation by users and manages a cache memory in a cache memory section 106.例文帳に追加

電子メールサーバ１００のキャッシュ管理部１１０が、アクセス履歴部１０８の記憶するアクセス履歴から、ユーザの特徴的なアクセス操作を考慮して、クライアントＰＣ１３０等の電子機器がアクセスする可能性の高い電子メールであるかを判断し、キャッシュメモリ部１０６上のキャッシュメモリの管理を行う。 - 特許庁

When the test is carried out whether a block address and an actual block are in a one-to-one relation, the actual access to a memory cell MC becomes unnecessary in this test process by not holding the information indicating whether the access to the memory cell MC is present or not but holding the information in the latch circuit LT 110 as the access flag.例文帳に追加

ブロックアドレスと実際のブロックとが一対一に対応しているかどうかをテストする際には、メモリセルＭＣにアクセスがあったかどうかの情報を保持するのではなく、このラッチ回路ＬＴ１１０にアクセスフラグとして保持することにより、このテスト工程でメモリセルＭＣに実際にアクセスする必要がなくなる。 - 特許庁

A semiconductor device includes: a nonvolatile memory which stores data of n words (n is an integer equal to or larger than 2), and can be accessed in synchronization with access clocks when a chip enable signal is active; and a counter circuit which counts the access clocks, prohibits access to the nonvolatile memory when a count value reaches n, and is reset when the chip enable signal becomes inactive.例文帳に追加

ｎワード（ｎは２以上の整数）のデータを記憶し、チップイネーブル信号がアクティブなときにアクセスクロックに同期してアクセス可能な不揮発性メモリと、アクセスクロックを計数し、計数値がｎに達すると、不揮発性メモリに対するアクセスを禁止し、チップイネーブル信号が非アクティブになるとリセットされるカウンタ回路と、を備える。 - 特許庁

Additionally, the memory controller has an address decoder 31 for decoding an address output from the master 20 to output a decode result on the basis of the set access mode, and selectors 42-1, 42-2 for selecting access information including the decode result to be supplied to the embedded memory, in response to the set access mode.例文帳に追加

更に、設定されたアクセスモードに基づき、マスタ２０から出力されたアドレスをデコードしてデコード結果を出力するアドレスデコーダ３１と、設定されたアクセスモードに応答して、内蔵メモリに供給するためのデコード結果を含むアクセス情報を選択するセレクタ４２−１，４２−２とを有している。 - 特許庁

The change of an interruption level is monitored, and the change of a memory access sequencing model is monitored, and when the memory access sequencing module is changed according to the change of the interruption level, the issue of a memory access instruction corresponding to the changed interruption level is suppressed until the execution of the instruction issued prior to the change of the interruption level by an instruction issuing unit 121.例文帳に追加

割込レベルの変更を監視するとともにメモリアクセス順序づけモデルの変更を監視し、割込レベルの変更にともなってメモリアクセス順序づけモデルが変更された場合、割込レベルが変更される前に発行された命令の実行が終了するまで、変更後の割込レベルに対応するメモリアクセス命令の発行を抑止する命令発行ユニット１２_1 を備えている。 - 特許庁